FPGA DSP 经验交流

摘要： 这 是个串入串出移位寄存器,学过数字电路的人都知道.时 序是下边这个样子的.这 个是D触发器,相信大家都知道它如何工作.但 是,当D触发器遭遇这种信号的时候,它怎么工作?传说中的亚稳态出现了?????那, 回头看看第一个图,移位寄存器吧.迷 惑了吗?不迷惑?如果你知道是怎么回事了,就可以不用浪费时间继续看了.那 看看第2个图,移位寄存器的时序吧,第二个D触发器是否出现了上图所示的亚稳态?莫 非所有... 阅读全文

摘要： FPGA/CPLD 的设计思想与技巧是一个非常大的话题，由于篇幅所限，本文仅介绍一些常用的设计思想与技巧，包括乒乓球操作、串并转换、流水线操作和数据接口的同步方法。 希望本文能引起工程师们的注意，如果能有意识地利用这些原则指导日后的设计工作，将取得事半功倍的效果！ 乒乓操作 “ 乒乓操作 ” 是一个常常应用于数据流控制的处理技巧，典型的乒乓操作方法如图 1 所示。 乒乓... 阅读全文

摘要： 串并转换设计技巧 串并转换是 FPGA 设计的一个重要技巧，它是数据流处理的常用手段，也是面积与速度互换思想的直接体现。串并转换的实现方法多种多样，根据数据的排序和数量的要求，可以选用 寄存器、 RAM 等实现。前面在乒乓操作的图例中，就是通过 DPRAM 实现了数据流的串并转换，而且由于使用了 DPRAM ，数据的缓冲区可以开得很大，对于数量比较小的设计可以采用寄存器完成串并转换。如无特殊需... 阅读全文

摘要： 数据接口的同步方法 数据接口的同步是 FPGA/CPLD 设计的一个常见问题，也是一个重点和难点，很多设计不稳定都是源于数据接口的同步有问题。 在电路图设计阶段，一些工程师手工加入 BUFT 或者非门调整数据延迟，从而保证本级模块的时钟对上级模块数据的建立、保持时间要求。 还有一些工程师为了有稳定的采样，生成了很多相差 90 度的时钟信号，时而用正沿打一下数据，时而用负沿打一下数据，用以调整... 阅读全文