2010年2月23日

转载 一个SRAM控制器verilog格式

摘要： 最近写的一个SRAM控制器verilog格式 不对的地方高人多指点控制外部SRAM需要注意什么？在代码风格上如何描述更稳定可靠呢？module SRAM_TEST(i_Reset_n,i_Clock,i_EN,i_StepByStep,i_WR_Control,o_W_FullSign,/* SRAM Interface */o_Sram_add,io_Sram_data,o_Sram_CE_n,... 阅读全文

posted @ 2010-02-23 21:12 fpga_hjh 阅读(5788) 评论(0) 推荐(1) 编辑

转载 从SRAM中读写一个数据问题——Verilog

摘要： 从SRAM中读写一个数据问题——Verilog2009-04-24 14:21从SRAM中读写一个数据问题——Verilog操作SRAM(IS63lv1024)，向SRAM写入一个数据；并从SRAM中读出数据；如果读出的数据与写入的一样，说明写读成功，LED2闪烁，否则，SRAM操作不成功。现在一直没有实验成功，请高手指教，谢谢！HDL语言：VERI... 阅读全文

posted @ 2010-02-23 20:56 fpga_hjh 阅读(5402) 评论(0) 推荐(2) 编辑

载要 FPGA控制SRAM1

摘要： 我这个程序是51(89c51)单片机通过fpga读写sram中fpga的接口模块的程序（verilog语言），问题是读写会出现错误，sram的时序我已注意检查了一次，仿真时序也是合理的，但是读写500个还是有70个左右的错误，所以希望大家帮忙看看。硬件方面：共两块板子，系统板，fpga板（有sram_is61lc12816）之间的数据总线是直接相连的，读写，片选是分别通过一个电阻连接的（阻值记不清... 阅读全文

posted @ 2010-02-23 20:44 fpga_hjh 阅读(3158) 评论(1) 推荐(1) 编辑

导航