2010年1月15日

利用VHDL实现异步通信起始位正确检测

摘要： 摘要： 基于FPGA/CPLD的UART设计众多，本文分析了3倍频采样方法存在的不足，同时分 析了16倍频采样对起始位检测的可靠性，并给出相关的VHDL硬件描述语言程序代码。 　　关健词： 异步数据;UART;FPGA/CPLD;VHDL 　　概述 　　随着电子设计自动化(EDA)技术的发展，可编程逻辑器件FPGA/CPLD已经在许多方面得到了广泛应用，而UART(通用异步收发器) 是在数字通... 阅读全文

posted @ 2010-01-15 14:03 fpga_hjh 阅读(1052) 评论(0) 推荐(1) 编辑

触发设计 verilog

摘要： 首先外部信号相对于内部的时钟是一个异步的信号，做同步处理是很重要的，能够很好的避免毛刺（错误的）的出现。 但是触发信号引入的时钟偏于需要在单片机处理的时候做一下校正 . （1） 边沿触发的时候不是使用外部信号的上升沿，而是使用首先利用2个D触发器，通过检测触发器输出的信号来判断边沿的情况 这种方法，即把时钟同步带FPGA的时钟域，也很好的进行边沿的检测，不够要注意一个问题，就是竞争想象,如果D触发... 阅读全文

posted @ 2010-01-15 13:38 fpga_hjh 阅读(2283) 评论(0) 推荐(1) 编辑

导航