FPGA DSP 经验交流

摘要： Verilog HDL中总共有19种数据类型 4 个最基本的数据类型：integer型、parameter型、reg型和wire型。 其他的类型有 ：large型、medium型、scalared型、 time型、small型、tri型、trio型、tril型、 triand型、trior型、trireg型、vectored型、wand型和wor 型。一、数字整数有二、八、十、十六进制＜位... 阅读全文

摘要： `timescale 1ns / 1ps//////////////////////////////////////////////////////////////////////////////////// Company: // Engineer: // // Create Date: 15:40:04 01/06/2010 // Design Name: // Module Name: fi... 阅读全文

摘要： `timescale 1ns / 1ps//////////////////////////////////////////////////////////////////////////////////// Company: // Engineer: // // Create Date: 16:08:22 01/06/2010 // Design Name: // Module Name: FI... 阅读全文

摘要： 阅读全文

摘要： 脉冲边沿检测（Verilog） 在很多时候都要对输 入脉冲进行边沿检测，如PS/2时 序，ps2_data数据在ps2_clk时钟下降沿接收。 边沿检测Verilog程序代码： module DetecEdge(clk,ps2_clk,rst_n,pos_ps2_clk,neg_ps2_clk); input clk; //输入时钟 input ps2_clk; //输入要检测边沿的脉冲 i... 阅读全文