2018年5月18日
Verilog仿真时钟
摘要： 一、变量初始化 变量初始化的基本原则为：可综合代码中完成内部变量的初始化，Testbench中完成可综合代码所需的各类接口信号的初始化。 初始化的方法有两种：一种是通过initial语句块初始化；另一种是在定义时直接初始化。 当initial语句块中有多条语句时，需要用begin…end或者fork 阅读全文
posted @ 2018-05-18 07:57 伊凡凡正在学IC 阅读(8741) 评论(0) 推荐(1) 编辑