Doreen的FPGA自留地

Agilex 5 的HPS 工程里面若没有设置HPS IO 的引脚绑定和IO_STANDARD属性，就会无法生成sof文件

摘要： Agilex 5 的HPS 工程里面若没有设置HPS IO 的引脚绑定和IO_STANDARD属性，就会无法生成sof文件，提示如下： Critical Warning(25196): A programming file will not be generated because the asse 阅读全文

posted @ 2026-02-26 16:15 Doreen的FPGA自留地阅读(5) 评论(0) 推荐(0)

Agilex 5和Cyclone V 都是SOC FPGA，设计带有HPS 工程时Cyclone V 只需设定HPS IO 的IO_STANDARD，而Agilex 5需要分配HPS IO引脚和IO_STANDARD

摘要：拿DE10-Nano和DE25-Nano来举例： DE10-Nano的DE10-Nano_v.1.3.8_HWrevC_SystemCD\Demonstrations\SoC_FPGA\DE10_NANO_SoC_GHRD工程要在.qsf里面设置这些： # # HPS# set_instance_a 阅读全文

posted @ 2026-02-26 16:10 Doreen的FPGA自留地阅读(6) 评论(0) 推荐(0)

Error: emif_0_lpddr4: Example design is not supported for HPS_EMIF.

摘要： Error: emif_0_lpddr4: Example design is not supported for HPS_EMIF.Error: Failed to generate example design example_design to: C:\Users\dongl\AppData\ 阅读全文

posted @ 2026-02-25 10:31 Doreen的FPGA自留地阅读(5) 评论(0) 推荐(0)

编译DE25Nano的工程提示打不开emif_io96b_interface.svh和cal_io96b_interface.svh文件

摘要： Qsys系统 generate之后，点击Start Compilation按钮进行全编译，系统提示打不开这两个文件：emif_io96b_interface.svh和cal_io96b_interface.svh 解决办法之一是直接将绝对路径添加进去：保存这两个改动之后，再点击Start Com 阅读全文

posted @ 2026-02-25 10:28 Doreen的FPGA自留地阅读(4) 评论(0) 推荐(0)

忘记配置LPDDR4的参数导致系统编译的时候报错：Error(14566): The Fitter cannot place 4 periphery component(s) due to conflicts with existing constraints (4 BYTE(s)).

摘要：忘记配置LPDDR4的参数导致系统编译的时候报错：Error(14566): The Fitter cannot place 4 periphery component(s) due to conflicts with existing constraints (4 BYTE(s)). Fix t 阅读全文

posted @ 2026-02-25 10:15 Doreen的FPGA自留地阅读(4) 评论(0) 推荐(0)

添加了HPS IP 的工程还是报错Error (20809): Can't generate programming file output_files/golden_top_hps.sof

摘要： Quartus工程的Qsys系统里面是添加了HPS IP 和Memory IP 的，可为什么在生成golden_top_hps.sof会出现如下提示： Error (20809): Can't generate programming file output_files/golden_top_hps 阅读全文

posted @ 2026-02-25 10:12 Doreen的FPGA自留地阅读(3) 评论(0) 推荐(0)

Agilex 5 SOC FPGA 的HPS外设信号引脚分配怎么会出现在Pin Planner里面？Agilex 5 的HPS端IO 的引脚要怎么分配？

摘要：第一次点击分析综合的时候会出现：点击全编译完成以后就没有了。 HPS 的引脚分配直接在qsf文件里面设置：Agilex 5和Cyclone V 都是SOC FPGA，设计带有HPS 工程时Cyclone V 只需设定HPS IO 的IO_STANDARD，而Agilex 5需要分配HPS IO引脚阅读全文

posted @ 2026-02-13 10:07 Doreen的FPGA自留地阅读(5) 评论(0) 推荐(0)

Agilex 5 的LPDDR4 引脚分配在Quartus 25.1.1 Pro版本 Pin Planner里面自动跳变（HPS端LPDDR4的引脚分配直接通过设置qsf文件）

摘要：在参考友晶科技DE25-Nano 开发板的CD资料GHRD工程来设计my_first_hps 工程的时候LPDDR4A_REFCLK_p手动设置为PIN_B55，系统却自动跳到PIN_A58：引脚跳变以后系统编译时会报错： Error(14566): The Fitter cannot plac 阅读全文

posted @ 2026-02-13 10:05 Doreen的FPGA自留地阅读(3) 评论(0) 推荐(0)

Quartus 工程编译提示 ERRoR: An error occurred during automatic periphery placement.. 时序约束文件问题（.sdc）

摘要： Quartus 工程编译提示： ERRoR: An error occurred during automatic periphery placement.. 原来是引脚约束文件.sdc出现问题，文件里面多了一排这个红框的内容，去掉就好了。阅读全文

posted @ 2026-02-05 14:46 Doreen的FPGA自留地阅读(5) 评论(0) 推荐(0)

DE25-Nano如何在Ubuntu上打开HPS端串口，串口能不能和USB Blaster III同时使用？

摘要：首先用sudo apt install putty 来安装putty 然后运行putty：提示gtk_box_gadget_distribute: assertion 'size >= 0' failed in GtkScrollbar PuTTY: unable to load font "se 阅读全文

posted @ 2026-01-27 14:45 Doreen的FPGA自留地阅读(11) 评论(0) 推荐(0)

导航

2026年2月26日

2026年2月25日

2026年2月13日

2026年2月5日

2026年1月27日