摘要：
并行输出的最后都加上了 一级寄存器， 这是什么目的呢？ 首先看友晶科技 IR （红外线）控制章节第 294页（《逻辑电路设计——DE2-115 实战宝典》）代码： 这里提到是为了稳定输出。 为什么寄存一下就能稳定输出？ 我们来看一下我在网络上找的关于 总线输出 最后加一级寄存器的教学PPT：里面解释 阅读全文
2021年1月21日
2021年1月19日
摘要：
I2C 写的时序是（截图来自友晶科技Terasic书 《DE2-115实战宝典》）： 读的时序是： 也就是读的过程是： 发送起始位； 发送slave地址+write bit set； 发送内部寄存器地址； 重新发送起始位，即restart； 重新发送slave地址+read bit set； 读取数 阅读全文
2021年1月15日
摘要：
最近在写一个I2C master 写的 控制模块，在仿真的时候遇到错误提示： # ** Fatal: (vsim-3366) E:/Project/Quartus/LD/my_i2c/my_i2c_vlg_tst.v(51): Ports cannot be connected by name wh 阅读全文
2021年1月12日
摘要：
使用DE0-Nano-Soc开发板， 不更改GHRD 任何硬件配置，在17.1 的 SOC EDS 下重新编译preloader 和uboot （具体步骤参考：http://www.myfpga.org/discuz/forum.php?mod=viewthread&tid=190021）然后更新到 阅读全文
2021年1月6日
摘要：
关于 HPS IO 复用 细节请参考我之前的博客: https://www.cnblogs.com/DoreenLiu/p/14012088.html 目录HPS端普通外设引脚分配（uart、spi、I2C、USB、GPIO、ethernet、SD card等）HPS 的 SDRAM 外设的引脚分配 阅读全文
摘要：
之前我看了一个很简单的Verilog代码，里面用到 initial： 然后综合得到如下电路： 我一直误解为这些不可综合的语句是不能出现在设计里面，只能出现在仿真里面的。我以为如果出现在设计里面了也会被忽略掉。但是我发现 initial 里面的语句实际中确实起了作用，它初始化了counter，我把代码 阅读全文
2021年1月4日
摘要：
目录一、 在qsys里面设置二、 在uboot源码里面设置三、直接在裸机程序里面设置 SOC FPGA 的HPS端外设引脚复用的设定最后是在preloader和uboot中起作用，不支持动态配置（即当linux系统起来以后，无法在Linux系统中修改）。 一、 在qsys里面设置 最简单的方法是在q 阅读全文
2020年12月28日
2020年12月16日
摘要：
printk 的信息属于内核信息，是不会在终端打印出来的， 如果想要调试驱动，可以使用dmesg命令去查看内核调试信息。 具体命令：dmesg | tail -8 （在‘dmesg’命令后跟随‘tail’命令（‘ dmesg | tail -8’）来输出‘dmesg’命令的最后8行日志） 但是可以看 阅读全文