摘要：
有个学生曾经问 qsys 的第一个CLK IP 的 时钟源输入可否选择普通IO 作为输入？他想在普通IO 上接精度较高的10M晶振了。 答案是可以的。 但是他说遇到报错：Error (14566): The Fitter cannot place 1 periphery component(s) d 阅读全文
2022年4月28日
摘要：
当我们打开SOC FPGA 板子产生的设备树dts文件的时候会发现每个组件有一个节点名称，比如led_pio， sysid_qsys等，@字符的后面还有个地址，比如led_pio节点的@后面的地址是0x100010040： sysid_qsys节点的@后面的地址是0x100010000: 其实这个不 阅读全文
摘要：
SOC FPGA是在单一器件上集成有双核 ARM Cortex-A9 的硬核处理器和FPGA逻辑资源， 硬核HPS这一端与FPGA 通信的时候采用的是AXI 的总线： HPS-to-FPGA 和LW HPS-to-FPGA。 在设备树文件当中，systemid_qsys 这个组件的reg 有三个参数 阅读全文