09 2021 档案

【友晶科技Terasic】Avalon-MM slave 为什么 readdata 要在第二个时钟周期才有数据?
摘要:打开自定义IP 的编辑界面,在Signals&Interfaces下面可以看到 Avalon-MM 读写信号波形图 如下: 读波形: 写波形: 这里默认设置 读等待(Read wait)一个周期,所以数据在第二个时钟周期才会出现在 readdata 线上。 这些在FPGA 逻辑里面其实是通过时钟控制 阅读全文
posted @ 2021-09-22 16:22 Doreen的FPGA自留地 阅读(120) 评论(0) 推荐(0) 编辑
友晶科技 Terasic SOC FPGA的板子提供的image 使用了几个核? 是CPU0还是CPU1?
摘要:一个FPGA只有一个HPS, ARM (cortex A9)核心只是HPS中的一部分。针对soc 板子 友晶官网的 image 都是使用这个图里面的 cpu0 还是cpu1 呢? dual core的fpga,就都会同時使用2个核。 只要CONFIG_SMP 内核配置打开这个,就是支持多核: 阅读全文
posted @ 2021-09-22 10:11 Doreen的FPGA自留地 阅读(120) 评论(0) 推荐(0) 编辑
【友晶科技Terasic】 用sopc-create-header-files工具生成 FPGA 硬件地址信息 用于与linux 程序交互 generate_hps_qsys_header.sh
摘要:Module 'hps_0' not found in the SOPC Builder system 阅读全文
posted @ 2021-09-18 14:30 Doreen的FPGA自留地 阅读(382) 评论(2) 推荐(0) 编辑

 
点击右上角即可分享
微信分享提示