verilog乘法器的设计
摘要：
在verilog编程中，常数与寄存器变量的乘法综合出来的电路不同于寄存器变量乘以寄存器变量的综合电路。知乎里的解释非常好https://www.zhihu.com/question/45554104，总结乘法器模块的实现https://blog.csdn.net/yf210yf/article/de 阅读全文
posted @ 2018-08-15 21:16 super_star123 阅读(7303) 评论(0) 推荐(1) 编辑
