2018年8月11日

verilog流水线设计

摘要: 大纲 1,什么是流水线 2,什么时候用流水线 3,它的优缺点 4,使用流水线设计的实例 流水线实际上是将组合逻辑系统分割,然后在间隙插入寄存器,暂存中间数据。其思想就是要将大的操作分成尽量小的操作,每一步小的操作用的时间就越小,也就提高了频率,各小操作可以并行执行,所以提高了数据的吞吐率(操作的处理 阅读全文

posted @ 2018-08-11 21:15 super_star123 阅读(3400) 评论(0) 推荐(1) 编辑

FPGA浮点数定点数的处理

摘要: http://blog.chinaaet.com/justlxy/p/5100053166大佬博客,讲的非常有条理的 1,基础知识 (1)定点数的基础认知: 首先例如一个16位的数表示的定点数的范围是:(MAX:16‘d32767 MIN: -32767#2^15-1#’)最高位符号位,三位整数位, 阅读全文

posted @ 2018-08-11 11:08 super_star123 阅读(7497) 评论(1) 推荐(1) 编辑

导航