会员
周边
众包
新闻
博问
闪存
赞助商
所有博客
当前博客
我的博客
我的园子
账号设置
简洁模式
...
退出登录
注册
登录
大梦千古
博客园
首页
新随笔
联系
管理
2018年5月20日
FPGA前仿真后仿真
摘要: 前仿真 后仿真 时序(综合后)仿真 时序仿真将时延考虑进去,包括综合后产生的(与、或、非)门时延,还有布局布线产生的时延。 综合(Synthesize),就是将HDL语言设计输入翻译成由与、或、非门和RAM、触发器等逻辑单元组成的网表。综合后可生成综合后仿真模型(Generate Post-Synt
阅读全文
posted @ 2018-05-20 15:21 大梦千古
阅读(2247)
评论(0)
推荐(0)
编辑