摘要: @(FPGA设计入门) 实验目的 实验目的: 通过1位全加器的详细设计,掌握原理图输入以及Verilog的两种设计方法。软件基于quartusII 13.0版本,开发板基于Intel DE2-115。 1位全加器可以用两个半加器及一个或门连接而成, 因此需要先完成半加器的设计。 实验步骤 新建工程 阅读全文
posted @ 2021-04-07 17:37 秋刀鱼和你 阅读(142) 评论(0) 推荐(0) 编辑
点击右上角即可分享
微信分享提示