DPShadow

“make warning: Clock skew detected. Your build may be incomplete.”

摘要：编译提示 “make warning: Clock skew detected. Your build may be incomplete.” 该提示为系统时间被复位，需手动更新系统日期，建议改为当前日期。可在终端输入命令： sudo date -s 月/日/年如需要更新日期为2022年3月20日阅读全文

posted @ 2022-03-29 01:08 DPShadow 阅读(519) 评论(0) 推荐(0) 编辑

zynq u-boot启动卡死 MMC: sdhci_set_clock: Internal clock never stabilised.

摘要：如上图，最近在zynq7010上移植Ubuntu18，系统启动卡死在u-boot，百度一波没找到解决方案。硬件平台自己设计的，系统移植用了米联客的资源，折腾几天，发现使用米联客的zynq_fsbl.elf文件生成的BOOT.bin能正常启动，使用自己构建的就不行。仔细研究米联客提供的u-boot编译阅读全文

posted @ 2021-02-20 19:07 DPShadow 阅读(1766) 评论(0) 推荐(0) 编辑

u-boot的文件结构

摘要： 1.api：相关的api函数，如输出字符函数。2.arch：与特定的CPU架构相关的目录。在该目录下，uboot所支持的不同的CPU架构都有一个单独的子目录对应。典型的，arch文件夹下名字为arm的子目录就是Zynq7000 soc所对应的CPU架构目录。3.board：和一些已有开发板有关的文件阅读全文

posted @ 2021-02-20 15:41 DPShadow 阅读(258) 评论(0) 推荐(0) 编辑

make[1]: *** [/home/iTop4412/iTop4412_Kernel_3.0/Makefile:420: scripts_basic] Error 2

摘要：在ubuntu20上重新部署4412的编译环境后，make zImage，一直报错如下： HOSTCC scripts/basic/fixdep/bin/sh: 1: gcc: not foundmake[2]: *** [scripts/Makefile.host:118: scripts/bas 阅读全文

posted @ 2020-10-17 22:11 DPShadow 阅读(652) 评论(0) 推荐(0) 编辑

Ubuntu下vim写代码中括号自动补全换行缩进方法

摘要：默认在Ubuntu下使用Vim写代码交互感不是特别好，尤其是习惯了Window 下各种IDE的格式自动补全功能，其实Vim也可以做到，具体实现方法如下。 1. 在终端输入：vim vim/etc/vim/vimrc 2. 在文件末添加：inoremap { {<ENTER>}<UP><RIGHT>< 阅读全文

posted @ 2020-07-11 17:11 DPShadow 阅读(1488) 评论(0) 推荐(0) 编辑

ubuntu下Vivado launch SDK后，SDK无菜单栏解决办法

摘要：解决方法在终端输入： sudo vim /etc/bash.bashrc 在打开文件尾部添加如下： export UBUNTU_MENUPROXY=0 搞定阅读全文

posted @ 2020-06-06 16:29 DPShadow 阅读(877) 评论(0) 推荐(0) 编辑

OV2640读ID全是FF问题

摘要：最近刚好在Cyclone IV上通过LVDS把一个7寸的屏点亮，赶着热度，淘宝买了OV2640这个摄像头模块，初始化因为用Vrilog比C复杂得多，易调试性不如C，所以使用STM32初始化，模块有F3和F4的参考例程，但自己手上只有一块F03的最小系统板，参考了两个参考例程移植了SCCB的基础代码，阅读全文

posted @ 2020-01-05 10:53 DPShadow 阅读(1235) 评论(0) 推荐(0) 编辑

FPGA之SPI SD卡读操作

摘要：这几天在FPGA调试与SD通信，读SD卡里的图片，之前接触32时没有去研究过SD卡，不太熟悉操作流程，在网上找了很多资料，也看了几个32开发板的资料，但大多数都讲得不是特别清楚，只能瞎操作了一番，在别人的代码做了修改，能初始化成功，但是读数据一直有问题，加上用Arria 10在Quartus下编译比阅读全文

posted @ 2019-12-28 23:09 DPShadow 阅读(1446) 评论(0) 推荐(0) 编辑

STM32F429时钟不正确导致串口无法正确收发

摘要：老早之前自己做了块F4的板子，设计原理图时没有去找官方参考，看了手册后就开工了，做完板子回来测试串口发现PC端接收到的都是乱码，尝试了几种波特率也没能正确接收，串口的代码是官方参考例程的，不应该有问题。所以定位到时钟上，下载了官方的参考设计，发现使用的时钟是25M的外部参考时钟，而我的是8M的，打开阅读全文

posted @ 2019-12-15 12:50 DPShadow 阅读(1280) 评论(0) 推荐(0) 编辑

Cycone IV的DDR2硬件设计前验证

摘要：打算使用Cyclone IV的FPGA挂DDR2，按照流程，先使用Quartus跑IP，跑引脚分配，综合OK了再设计硬件，这部分主要是DM和DQS信号比较头疼，研究了好久才找到方法。在Intel官网查找DDR2 IP的User Guide找到详细的IP描述文件参考链接： https://www.i 阅读全文

posted @ 2019-09-14 23:11 DPShadow 阅读(402) 评论(0) 推荐(0) 编辑

导航

公告