第五周学习总结

目录

教材内容学习

存储技术

1. 随机访问存储器
  1. 静态RAM（SRAM）
  • 高速缓存存储器，既可以在CPU芯片上，也可以在片下
  • 双稳态存储单元，无限期地保持在两个不同电压配置或状态之一
  1. 动态RAM（DRAM）
  • 主存以及图形系统的帧缓冲区
  • 每个位存储为对一个电容的充电，电容的电压被扰乱后永远不会恢复
  1. 传统的DRAM
  • 芯片中的单元（位）被分成了d个超单元，每个超单元都由w个DRAM单元组成，共存储dw位信息
  • 超单元被组织成一个r行c列的长方形阵列，rc=d
  • 每个超单元的地址用(i，j)来表示（从零开始）
  • 信息通过称为引脚的外部连接器流入/流出芯片，每个引脚携带一个1位信号
  • 每个DRAM信号被连接到称为存储控制器的电路，电路每次传输量为8位
  • 请求共享相同的DRAM地址引脚组织成二维阵列，优点：降低芯片上地址引脚的数量；缺点：必须分两步发送地址，增加了访问时间
  1. 存储器模块
  • 双列直插存储器模块（DIMM）：168个引脚，以64位为块传入/出数据到存储控制器
  • 单列直插存储器模块（SIMM）：72个引脚，以32位为块传入/出数据到存储控制器
  1. 增强的DARAM
  • 快页模式DRAM（FPMDRAM）：异步控制信号，允许对同一行连续的访问可以直接从行缓冲区得到服务
  • 扩展数据输出DRAM（EDO DRAM）：异步控制信号，允许单独的CAS信号在时间上靠的更紧密
  • 同步DRAM（SDRAM）：同步的控制信号，比异步的快
  • 双倍数据速率同步DRAM（DDR SDRAM）：使用两个时钟沿作为控制信号，使DRAM速度翻倍
  • Rambus DRAM（RDRAM）
  • 视频RAM（VRAM）：用在图形系统的帧缓冲区中。
  1. 非易失性存储器
    即使在关电后仍然保存信息
  2. ROM（只读存储器） 按照它们能够被重编程的次数和对它们进行重编程所用的机制分类
  • PROM(可编程ROM)
  • EPROM(可擦写可编程ROM)
  • 闪存（基于EEPROM）
  • 固态硬盘（SSD,基于闪存）
  1. 固态硬盘（SSD）
  • 结构：闪存翻译层与磁盘控制器作用相同，一个闪存由B个块序列组成，每个块由P页组成。
  • 数据是以页为单位读写的。只有在一页所属的整个块被擦除后（有效内容拷贝到其他块）才可写这一页。通常,页的大小是512~4KB，块是由32~128页组成。
  1. 访问主存
  • 数据流通过总线（一组并行的导线，能携带地址、数据和控制信号）的共享电子电路在处理器和DRAM之间来回（总线事务）
  • 读事务：数据从主存到CPU
  • 写事务：数据从CPU到主存
2、磁盘存储

  1. 磁盘构造
  • 盘片:两个表面（覆盖磁性记录材料），一个或多个盘片封装在一密封的容器内
  • 主轴：使盘片以固定旋转速率旋转，通常是5400~15000RPM
  • 磁道：表面上的同心圆
  • 扇区：磁道的划分，每个扇区包含相等数量的数据位（通常512字节）。扇区之间由间隙分隔开，其中不存储数据位，间隙存储用于标识扇区的格式化位
  1. 磁盘容量
  • 记录密度：磁道一英寸的段中的位数
  • 磁道密度：c从盘片中心出发半径上一英寸的段内的磁道数
  • 面密度：记录密度 × 磁道密度
    存储容量 ＝ 磁头数 × 磁道(柱面)数 × 每道扇区数 × 每扇区字节数
  1. 磁盘操作
    寻道：读/写头 + 转动臂 的机械运动
  • 寻道时间：随机平均；最大时间可达20ms
  • 旋转时间：
  • 传送时间：依赖旋转速度和每条磁道的扇区数目
    访问一个磁盘扇区主要是寻道时间和旋转延迟
  1. 逻辑磁盘块
    磁盘控制器：磁盘中一个小的硬/固件设备，维护逻辑块号和实际（物理）磁盘扇区间的映射关系
  2. 访问磁盘
    连接到I/O设备
  • 通用串行总线USB
  • 图形卡/适配器
  • 主机总线适配器

局部性

  • 时间局部性：被引用过一次的存储器位置很可能在不远的将来再被多次引用。
  • 空间局部性：被引用过一次的存储器位置附近的数据可能在不远的将来被引用。
  • 取指令的局部性：指令也是存储在存储器中的，循环的时间和空间局部性是好的。循环体越小，迭代次数越多，局部性越好。

存储器结构层次

中心思想：每一层都缓存来自较低一层的数据对象

  • 存储技术：不同存储技术的访问时间差异很大
  • 计算机软件：一个编写良好的程序倾向于展示出良好的局部性
  • 缓存
    • 缓存命中
      当程序需要k+1层的数据对象d，在k层找到
    • 缓存不命中
      • 强制性/冷不命中
      • 冲突不命中
      • 容量不命中

课下测试总结

  • 程序具有良好的局部性表现在倾向于从存储器层次结构中的较高层次处访问数据
  • SRAM将一个bit存在一个双稳态的存储单元中,DRAM需要不断刷新
  • 一次寻道最大时间为9ms，旋转时间约为4ms,传送时间约为0.02ms
  • 存储器只能视相邻的上一级的存储器作为缓存
  • 不同层之间以块为传送单元来回复制，空缓存的不命中叫强制性不命中或冷不命中，使用限制性的放置策略引起的不命中称为冲突不命中。