计算机组成原理笔记目录
计算机组成原理笔记目录
- 来源于哈工大刘宏伟老师的课程，笔记参考自其课件
- 我并没有对原本的目录进行比较大的修改，一方面是因为自己当时还没意识到整理的重要性，一方面是该课程本身的目录就比较合理，也易于理解，就大都延续原来的目录
- 第一章 计算机系统概论
- 第二章 计算机的发展和应用(略，老师没细讲)
- 第三章 总线的基本概念
- 第四章 存储器
- 第五章 输入输出系统
- 第六章 计算机的运算方式(ALU)
- 第七章 指令系统
- 第八章 CPU的结构和功能
- 第九章 控制单元的功能
- 第十章 控制单元的设计
第一章 计算机系统概论
- 1.1 计算机系统简介
- 1.1.1 现代计算机的多样性物联网
- 1.1.2. 计算机的软硬件概念软硬件层次结构
- 1.1.3. 计算机体系结构&组成
- 系统复杂性管理的方法-1：抽象
- 1.2 计算机的基本组成
- 1.2.1. 冯·诺依曼计算机
- (1) 特点
- (2) 硬件框图
- (3) 问题
- (4) 第一步改进
- 1.2.2. 现代计算机硬件框图
- 系统复杂性管理的方法-2（3’Y）
- 1.2.3.计算机的工作步骤编程举例
- 1.2.4. 各个组件的细分
- (1) 主存储器
- (2) 运算器
- ① 基本组成
- ② 操作过程
- a. 加法
- b. 减法
- c. 乘法
- d. 除法
- (3) 控制器
- (4) 计算机的硬件结构图(具体)
- 1.2.5 指令在主机上的完成过程
- (1) 取数
- (2) 存数
- (3) 程序的执行过程
- 1.2.1. 冯·诺依曼计算机
- 1.3 计算机硬件的技术指标
- 1.3.1. 机器字长
- 1.3.2. 运算速度
- 1.3.3. 存储容量
第三章 总线的基本概念
- 3.1 总线的基本概念
- 3.1.1. 为什么要用总线
- 3.1.2. 什么是总线
- 3.1.3. 总线上信息的传送
- 3.1.4. 总线的结构举例(简单介绍)
- (1) 单总线结构框图
- (2) 面向CPU的双总线结构框图
- (3) 以存储器为中心的双总线结构框图
- 3.2 总线的分类
- 3.2.1. 按位置分
- 3.3 总线的特性及性能指标
- 3.3.1. 总线物理实现
- 3.3.2. 总线特性
- 3.3.3. 总线的性能指标
- 3.3.4. 总线标准
- 3.4 总线结构
- 3.4.1 单总线结构
- 3.4.2. 双总线结构
- 3.4.3. 三总线结构
- 3.4.4. 四总线结构总线结构举例
- (1) 传统微型机总线结构
- (2) VL-BUS局部总线结构
- (3) PCI 总线结构
- (4) 多层 PCI 总线结构
- 3.5 总线控制(重点)
- 3.5.1. 总线判优控制
- (1) 链式查询方式
- (2) 计数器定时查询
- (3) 独立请求方式
- 3.5.2. 总线通信控制
- (1) 同步通信
- ① 同步式数据输入
- ② 同步式数据输出
- (2) 异步通信
- (3) 半同步通信(同步+异步)
- (4) 分离式通信
- (1) 同步通信
- 3.5.1. 总线判优控制
第四章 存储器
-
4.1 概述
- 4.1.1. 分类
- (1) 按存储介质分类
- (2) 按存储方式分类
- (3) 按在计算机中的作用分类
- 4.1.2. 存储器的层次结构
- 4.1.1. 分类
-
4.2 主存储器（重点）
-
4.2.1. 概述
- (1) 主存的具体结构
- (2) 主存和CPU的联系
- (3) 主存中存储单元地址的分配
- (4) 主存的技术指标
-
4.2.2. 半导体存储芯片简介
- (1) 半导体存储芯片的基本结构
- ① 示意图
- ② 根据数据线计算芯片容量
- ③ 片选线实现存储芯片级联
- (2) 半导体存储芯片的译码驱动方式
- ① 线选法
- ② 重合法
- (1) 半导体存储芯片的基本结构
-
4.2.3. 随机存取存储器 ( RAM )
- (1) 静态RAM(SRAM)
- ① 基本存储单元电路
- a. 结构
- b. 选择
- c. 读写
- ② 静态RAM芯片举例
- a. Intel2114外特性
- b. Intel 2114 RAM 矩阵 (64 × 64)
- ① 基本存储单元电路
- (2) 动态RAM(DRAM)
- ① 动态RAM基本单元电路
- a. 结构
- b. 读写
- ② 动态RAM芯片举例
- a. 三管动态RAM1103(1K × 1位)
- b. 单管动态 RAM 4116 (16K × 1位)
- ③ 动态RAM刷新
- a. 集中刷新
- b. 分散刷新
- c. 分散刷新与集中刷新相结合（异步刷新）
- ① 动态RAM基本单元电路
- (3) SRAM 与 DRAM 的比较
- (1) 静态RAM(SRAM)
-
4.2.4. 只读存储器（ROM）
- (1) 发展历程
- ① 掩模 ROM ( MROM )
- ② PROM (一次性编程)
- ③ EPROM (多次性编程 )
- ④ EEPROM (多次性电可擦写编程 )
- ⑤ Flash Memory (闪速型存储器)
- (1) 发展历程
-
4.2.5. 存储器与 CPU 的连接（重点）
- (1) 存储器容量的扩展
- ① 位扩展（增加存储字长）
- ② 字扩展（增加存储字的数量）
- ③ 字、位同时扩展
- (2) 存储器与 CPU 的连接
- (1) 存储器容量的扩展
-
4.2.6. 存储器的校验
-
(1) 合法代码集合
- 检m位错，纠n位错
-
(2) 编码的最小距离
- ① 最小距离与检错纠错能力的关系
-
(3) 汉明码
-
① 检错原理
-
② 划分方式
-
③ 校验位的位置
-
④ 如何分组
-
⑤ 检测位的数目
-
⑥ 检测位
-
承担的小组
例题类型一：求校验位
-
⑦ 汉明码的纠错过程
例题类型二：汉明码校验
-
⑧ 最小汉明距离
-
⑨ 奇偶校验的纠错区别
-
-
-
4.2.7. 提高访存速度的措施
- (1) 概念：存储墙
- (2) 调整主存结构的方式
- ① 单体多字系统
- ② 多体并行系统
- a. 高位交叉(各个体并行工作)
- b. 低位交叉(各个体轮流编址)
- ③ 高性能存储芯片
- a. SDRAM (同步 DRAM)
- b. RDRAM
- c. 带 Cache 的 DRAM
-
-
4.3 高速缓冲存储器(Cache)
- 4.3.1. 概述
- (1) 为什么用Cache
- (2) Cache的工作原理
- ① 主存和缓存的编址
- ② 命中与未命中
- ③ Cache 的命中率
- ④ Cache –主存系统的效率
- (3) Cache 的基本结构及使用流程
- (4) Cache的读写操作
- ① 读操作
- ② 写操作
- a. 写直达法
- b. 写回法
- (5) Cache的改进
- 4.3.2. Cache-主存的地址映射
- (1) 直接映射
- (2) 全相联映射
- (3) 组相联映射
- (4) 比较
- 4.3.3. 替换算法
- 4.3.1. 概述
-
4.4 辅助存储器（不重要）
- 4.4.1. 概述
- 磁表面存储器-技术指标
- 4.4.2. 磁记录原理和记录方式
- 记录方式(略)
- 磁记录读写原理
- 4.4.3. 硬磁盘存储器
- (1) 分类
- (2) 结构
- ① 磁盘驱动器
- ② 磁盘控制器
- ③ 盘片(材质)
- 4.4.4. 软磁盘存储器
- (1) 软盘 vs 硬盘
- (2) 软盘片(图)
- 4.4.5. 光盘存储器
- (1) 概述
- (2) 光盘的存储原理
- 4.4.1. 概述
第五章 输入输出系统
- 5.1 概述
- 5.1.1. 输入输出系统的发展概况
- (1) 早期-分散连接
- (2) 接口模块和 DMA 阶段
- (3) 具有通道结构
- (4) 具有 I/O 处理机
- 5.1.2. 输入输出系统的组成
- (1) I/O 软件
- ① I/O指令
- ② 通道指令
- (2) I/O 硬件
- (1) I/O 软件
- 5.1.3. I/O 设备与主机的联系方式
- (1) I/O 设备编址方式统一/不统一编制
- (2) 设备选址
- (3) 传送方式
- (4) 联络方式
- ① 立即响应
- ② 异步工作采用应答信号
- ③ 同步工作采用同步时标
- (5) I/O 设备与主机的连接方式
- ① 辐射式连接(分散连接)
- ② 总线连接
- 5.1.4. I/O设备与主机信息传送的控制方式
- (1) 程序查询方式(串行)
- (2) 程序中断方式
- (3) DMA 方式(周期窃取)
- (4) 比较
- 5.1.1. 输入输出系统的发展概况
- 5.2 IO设备(简)
- 5.2.1. 概述
- 5.2.2. 输入设备
- 5.2.3. 输出设备
- 5.2.4. 其他设备
- 5.2.5. 多媒体技术
- 5.3 I/O接口
- 5.3.1. 为什么要设置接口(接口的功能)
- 5.3.2. 接口的功能和组成
- (1) 总线连接方式的 I/O 接口电路
- (2) IO接口的组成
- (3) I/O 接口的基本组成框图
- 5.3.3. 接口分类
- 5.4 程序查询方式
- 5.4.1. 程序查询流程
- (1) 查询流程
- (2) 程序流程图
- 5.4.2. 程序查询方式的接口电路及执行流程
- 5.4.1. 程序查询流程
- 5.5 程序中断方式
- 5.5.1. 中断的概念
- 5.5.2 I/O中断的产生
- 5.5.3 程序中断方式的接口电路
- (1) 配置中断请求触发器和中断屏蔽触发器(产生中断请求)
- (2) 排队器(对中断请求排队)
- (3) 中断向量地址形成部件(产生中断向量地址)
- (4) 程序中断方式接口电路的基本组成
- 5.5.4 I/O 中断处理过程
- (1) CPU 响应中断的条件和时间
- ① CPU 响应中断的条件
- ② CPU 响应中断的时间
- (2) 程序中断方式处理过程
- (1) CPU 响应中断的条件和时间
- 5.5.5. 中断服务程序流程
- (1) 中断服务程序的流程
- ① 保护现场
- ② 中断服务
- ③ 恢复现场
- ④ 中断返回
- (2) 单重中断和多重中断
- 单重中断和多重中断的服务程序流程
- (3) 主程序和(中断)服务程序抢占 CPU 示意图
- (1) 中断服务程序的流程
- 5.6 DMA方式
- 5.6.1. DMA方式的特点
- (1) DMA 和程序中断两种方式的数据通路
- (2) DMA 与主存交换数据的三种方式
- ① 停止 CPU 访问主存
- ② 周期挪用（或周期窃取）
- ③ DMA 与 CPU 交替访问
- 5.6.2. DMA 接口的功能和组成
- ① DMA 接口的功能
- ② DMA 接口组成
- 5.6.3. DMA 的工作过程
- (1) DMA传送过程
- ① 预处理
- ② DMA 传送过程示意图
- ③数据传送过程
- a. 输入
- b. 输出
- ④ 后处理
- (2) 多个DMA 接口与系统的连接方式
- ① 具有公共请求线的 DMA 请求
- ② 独立的 DMA 请求
- (3) DMA 方式 vs 程序中断方式
- (4) DMA 接口的类型
- ① 选择型
- ② 多路型多路型 DMA 接口的工作原理
- (1) DMA传送过程
- 5.6.1. DMA方式的特点
第六章 计算机的运算方法(ALU )
-
6.1 无符号数和有符号数
-
6.1.1. 无符号数
-
6.1.2. 有符号数
-
(*) 概念：机器数与真值
-
(1) 原码表示法
- ① 定义
- a. 整数
- b. 小数
- ② 例题
- ③ 特点
- a. 原码优点
- b. 原码缺点
- ① 定义
-
(2) 补码表示法
- ① “补”的概念
- ② 正数的补数即为其本身
- ③ 补码的定义
- a. 整数
- b. 小数
- ④ 补码原码转换的快捷方式(获得补码的方式)
- a. 原码(真值) ——> 补码
- b. 补码——> 原码(真值)
- c. 练习
- d. 更简单的方法
- ⑤ 补码特点
- a. 补码优点
- b. 补码缺点
- ⑥ [y]补与[-y]补的转化
-
(3) 反码表示法
-
① 反码的定义
- a. 整数
- b. 小数
-
② 例题
-
(*) 三种机器数的小结表示范围（以8位为例）
-
-
(4) 移码表示法
- ① 移码的定义
- ② 移码和补码的比较真值、补码和移码的对照表
- ③ 移码的特点
-
-
-
6.2 数的定点表示和浮点表示
- 6.2.1. 定点表示
- (1) 定义
- (2) 定点表示的缺点
- 6.2.2. 浮点表示(重点)
- (1) 浮点数的表示形式
- (2) 浮点数的表示范围
- 练习：根据表示范围确定阶码尾数位数
- 机器0的表示
- (3) 浮点数的规格化形式
- ① 使用浮点数的目的
- ② 形式
- (4) 浮点数的规格化
- 6.2.3. 例题
- 6.2.4. IEEE754标准
- 6.2.1. 定点表示
-
6.3 定点运算
- 6.3.1. 移位运算
- (1) 移位运算的数学意义
- (2) 算数移位规则例题
- (3) 算术移位的硬件实现
- 移位丢1的影响
- (4) 算术移位和逻辑移位的区别
- 6.3.2. 加减法运算
- (1) 补码加减运算公式
- (2) 溢出判断
- ① 一位符号位判溢出
- ② 两位符号位判溢出
- (3) 补码加法的硬件配置
- 6.3.3. 乘法运算
- (1) 笔算乘法
- ① 笔算乘法竖式
- ② 分析笔算乘法
- ③ 改进笔算乘法
- ④ 小结
- (2) 原码乘法
- ① 原码一位乘运算规则
- ② 原码一位乘递推公式
- ③ 例题(重点)原码乘法特点
- ④ 原码一位乘的硬件配置
- (3) 补码乘法
- ① 补码一位乘运算规则
- ② Booth算法
- ③ 例题(重点)
- ④ Booth算法的硬件配置
- (4) 乘法小结
- (1) 笔算乘法
- 6.3.4. 除法运算
- (1) 笔算除法
- ① 分析笔算除法
- ② 笔算除法和机器除法的比较
- (2) 原码除法
- ① 恢复余数法
- ② 加减交替法(不恢复余数法)
- (3) 原码加减交替除法硬件配置
- (1) 笔算除法
- 6.3.1. 移位运算
-
6.4 浮点运算
- 6.4.1. 浮点加减运算
- (1) 对阶
- (2) 尾数求和例题
- (3) 规格化
- ① 规格化的原因
- ② 规格化数的定义
- ③ 规格化数的判断特例
- ④ 规格化的方式
- a. 左规
- b. 右规
- ⑤ 例题(学习)
- (4) 舍入例题
- (5) 溢出判断
- 6.4.2. 浮点乘除运算(略)
- 6.4.1. 浮点加减运算
-
6.5 算数逻辑单元
- 6.5.1. ALU 电路
- 6.5.2. 快速进位链
- (1) 并行加法器
- (2) 串行进位链
- (3) 并行进位链
- ① 先行进位/跳跃进位
- ② 单重分组跳跃进位链
- a. 速度优化分析
- ③ 双重分组跳跃进位链
- a. 大组进位分析
- b. 大组 进位线路
- c. 小组 进位线路
- d. n =16 双重分组跳跃进位链
- e. n =32 双重分组跳跃进位链
- f. 速度优化分析
第七章 指令系统
- 7.1 机器指令
- 7.1.1. 指令的一般格式
- (1) 操作码
- ① 长度固定
- ② 长度可变扩展操作码技术
- (2) 地址码
- ① 四地址
- ② 三地址
- ③ 二地址
- ④ 一地址
- ⑤ 零地址
- ⑥ 总结
- (1) 操作码
- 7.1.2. 指令字长
- (1) 决定指令字长的因素
- (2) 确定指令字长小结
- 7.1.1. 指令的一般格式
- 7.2 操作数类型和操作种类
- 7.2.1. 操作数类型
- 7.2.2. 数据在存储器中的存放方式大端/小端
- (1) 从任意位置开始存储
- (2) 从一个存储字的起始位置开始访问
- (3) 边界对准方式——从地址的整数倍位置开始访问
- 7.2.3. 操作类型
- (1) 数据传送
- (2) 算术逻辑操作
- (3) 移位操作
- (4) 转移操作
- ① 无条件转移
- ② 条件转移
- ③ 调用和返回
- ④ 陷阱（Trap）与陷阱指令
- a. 陷阱
- b. 陷阱指令
- (5) 输入输出
- 7.3 寻址方式
- 7.3.1. 指令寻址
- (1) 顺序寻址
- (2) 跳跃寻址
- (3) 相对寻址
- 7.3.2. 数据寻址
- (1) 立即(数)寻址
- (2) 直接寻址
- (3) 隐含寻址
- (4) 间接寻址
- (5) 寄存器寻址
- (6) 寄存器间接寻址
- (7) 基址寻址
- ① 采用专用寄存器作基址寄存器
- ② 采用通用寄存器作基址寄存器
- (8) 变址寻址例题
- (9) 相对寻址
- (10) 堆栈寻址
- 总结
- 7.3.1. 指令寻址
- 7.4 指令格式举例
- 7.4.1. 设计指令格式时应考虑的各种因素
- 7.4.2. 举例
- (1) IBM 360
- (2) Intel 8086
- 7.5 RISC技术
- 7.5.1. RISC 的产生和发展
- 7.5.2. RISC的主要特征
- 7.5.3. CISC的主要特征
- 7.5.4. RISC和CISC的比较
第八章 CPU 的结构和功能
- 8.1 CPU的结构
- 8.1.1. CPU的功能
- (1) 控制器的功能
- (2) 运算器的功能
- 8.1.2. CPU的结构框图
- 8.1.3. CPU的组成部分
- (1) CPU的寄存器
- ① 用户可见寄存器
- ② 控制和状态寄存器
- a. 控制寄存器
- b. 状态寄存器
- (2) 控制单元CU和中断系统
- ① CU
- ② 中断系统
- (3) ALU
- (1) CPU的寄存器
- 8.1.1. CPU的功能
- 8.2 指令周期
- 8.2.1. 指令周期的基本概念
- (1) 指令周期
- (2) 每条指令的指令周期不同
- (3) 具有间接寻址的指令周期
- (4) 带有中断周期的指令周期
- (5) 指令周期流程
- (6) CPU 工作周期的标志
- 8.2.2. 指令周期的数据流
- (1) 取指周期数据流
- (2) 间址周期的数据流
- (3) 执行周期数据流
- (4) 中断周期数据流
- 8.2.1. 指令周期的基本概念
- 8.3 指令流水
- 8.3.1. 如何提高机器速度
- 8.3.2. 系统的并行性
- (1) 并行的概念
- (2) 并行性的等级
- 8.3.3. 指令流水原理
- (1) 指令的串行执行
- (2) 指令的二级流水
- (3) 影响指令流水效率加倍的因素及解决方法
- ① 执行时间 > 取指时间
- 解决方法
- ② 条件转移指令对指令流水的影响
- 解决办法
- ① 执行时间 > 取指时间
- (4) 指令的六级流水
- 8.3.4. 影响指令流水线性能的因素
- (1) 结构相关—部件冲突解决方法
- (2) 数据相关解决办法
- (3) 控制相关
- 8.3.5. 流水线的性能
- (1) 吞吐率 Tp
- (2) 加速比 Sp
- (3) 效率
- 8.3.6. 流水线的多发技术
- (1) 超标量技术
- (2) 超流水线技术
- (3) 超长指令字技术
- 8.3.7. 流水线结构
- (1) 指令流水线结构
- (2) 运算流水线结构
- 8.4 中断系统
- 8.4.1. 概述
- (1) 引起中断的各种因素
- (2) 中断系统需解决的问题
- 8.4.2. 中断请求标记和中断判优逻辑
- (1) 中断请求标记
- (2) 中断判优逻辑
- ① 硬件实现(排队器)
- ② 软件实现(程序查询)
- 8.4.3. 中断服务程序入口地址的寻找
- (1) 硬件向量法
- (2) 软件查询法
- 8.4.4. 中断响应
- (1) 响应中断的条件
- (2) 响应中断的时间
- (3) 中断隐指令
- ① 保护程序断点
- ② 形成服务程序入口地址
- ③ 硬件关中断
- 8.4.5. 保护现场和恢复现场
- (1) 保护现场
- (2) 恢复现场
- 8.4.6. 多重中断
- (1) 概念
- (2) 实现多重中断的条件
- (3) (中断)屏蔽技术
- ① 中断屏蔽触发器的作用
- ② 屏蔽字
- ③ 屏蔽技术可改变处理优先等级
- ④ 屏蔽技术的其他作用
- ⑤ 新屏蔽字的设置位置
- (4) 多重中断的断点保护
- 8.4.1. 概述
第九章 控制单元的功能
- 9.1 微操作命令的分析
- 9.1.1. 取指周期
- 9.1.2. 间址周期
- 9.1.3. 执行周期
- (1) 非访存指令
- (2) 访存指令
- (3) 转移指令三类指令的指令周期
- (4) 中断周期
- 9.2 控制单元的功能
- 9.2.1. 控制单元的外特性
- (1) 输入信号
- (2) 输出信号
- 9.2.2. 控制信号举例
- (1) 不采用 CPU 内部总线的方式
- ① CPU的内部结构
- ② 以ADD @X为例展示微操作命令的分析
- a. 取指周期
- b. 间址周期
- c. 执行周期
- (2) 采用 CPU 内部总线方式
- ① CPU内部总线结构
- ② 以ADD @X为例展示微操作命令的分析
- a. 取指周期
- b. 间址周期
- c. 执行周期
- (1) 不采用 CPU 内部总线的方式
- 9.2.3. 多级时序系统
- (1) 机器周期
- ① 机器周期的概念
- ② 确定机器周期需考虑的因素
- ③ 基准时间的确定
- (2) 时钟周期(节拍、状态)
- (3) 多级时序系统
- (4) 机器速度与机器主频的关系
- (1) 机器周期
- 9.2.4. 控制方式
- (1) 同步控制方式
- ① 采用定长的机器周期
- ② 采用不定长的机器周期
- ③ 采用中央控制和局部控制相结合的方法
- (2) 异步控制方式
- (3) 联合控制方式
- (4) 人工控制方式
- (1) 同步控制方式
- 9.2.1. 控制单元的外特性
第十章 控制单元的设计
- 10.1 组合逻辑设计
- 10.1.1. 组合逻辑控制单元框图
- (1) CU外特性
- (2) 节拍信号
- 10.1.2. 微操作的节拍安排
- (1) 安排微操作时序的原则
- (2) 各个机器周期微操作的节拍安排
- ① 取指周期微操作的节拍安排
- ② 间址周期微操作的节拍安排
- ③ 执行周期微操作的节拍安排
- ④ 中断周期微操作的节拍安排
- 10.1.3. 组合逻辑设计步骤
- (1) 列出操作时间表
- (2) 写出微操作命令的最简表达式
- (3) 画出逻辑图CU内部特性
- 10.1.4. 特点
- 10.1.1. 组合逻辑控制单元框图
- 10.2 微程序设计
- 10.2.1. 微程序设计思想及产生
- 10.2.2. 微程序控制单元框图及工作原理
- (1) 机器指令对应的微程序
- (2) 微程序控制单元的基本框图
- (3) 工作原理/流程
- 10.2.3. 微指令的编码方式
- (1) 直接编码(直接控制)方式
- (2) 字段直接编码方式
- (3) 字段间接编码方式
- (4) 混合编码
- (5) 其他
- 10.2.4. 微指令序列地址的形成
- (1) 微指令的下地址字段指出
- (2) 根据机器指令的操作码形成
- (3) 增量计数器法
- (4) 分支转移法
- (5) 通过测试网络形成
- (6) 由硬件产生微程序入口地址
- (7) 后续微指令地址形成方式原理
- 10.2.5. 微指令格式
- (1) 水平型微指令
- (2) 垂直型微指令
- (3) 两种微指令格式的比较
- 10.2.6. 静态微程序设计和动态微程序设计
- 10.2.7. 毫微程序设计
- (1) 毫微程序概念
- (2) 毫微程序控制存储器的基本组成
- 10.2.8. 串行微程序控制和并行微程序控制
- 10.2.9. 微程序设计举例
- (1) 写出对应机器指令的微操作及节拍安排
- ① 取指阶段的微操作及节拍安排
- ② 执行阶段的微操作及节拍安排
- (2) 确定微指令格式
- ① 微指令的编码方式
- ② 后续微指令的地址形成方式
- ③ 微指令字长的确定
- a. 初步确定
- b. 简化
- ④ 省去了CMAR的控制单元结构
- ⑤ 定义微指令操作控制字段每一位的微操作
- (3) 编写微指令码点
- (1) 写出对应机器指令的微操作及节拍安排
【推荐】国内首个AI IDE，深度理解中文开发场景，立即下载体验Trae
【推荐】编程新体验，更懂你的AI，立即体验豆包MarsCode编程助手
【推荐】抖音旗下AI助手豆包，你的智能百科全书，全免费不限次数
【推荐】轻量又高性能的 SSH 工具 IShell：AI 加持，快人一步