《数字电子技术》——计时类应用设计报告
链接地址：《数字电子技术》——计时类应用设计报告
一、设计任务内容与要求
1.1设计内容
设计一个电路能完成时钟、秒表和计时器功能。
1.2具体要求
1、按下启动按钮，进入时钟运行模式；按下停止按钮，系统清零停止工作（全部显示内容也都熄灭）；
2、系统包括时钟、秒表和计时器三种功能模式，用三盏灯分别指示三种模式；设置一个模式切换按钮，按一次按钮，从时钟模式切换进入秒表模式，再按一次按钮，从秒表模式切换进入计时器模式，第三次按下按钮，从计时器模式切换进入时钟模式，继续按下切换按钮，则切换顺序如上所述；
3、时钟模式（24小时制）：
（1）完成时、分、秒的计时和显示；按下启动按钮时，时钟从零时零分零秒开始计时；
（2）可通过按钮手动调整时、分、秒值；
（3）在正常工作过程中，不管切换到什么模式，时钟模式保持继续计时工作但不显示（对应模式指示灯及计时显示器都熄灭），只有在时钟模式下才显示。
4、秒表模式：
（1）秒表的计时范围是0S~59.99秒，计时精度是10ms；
（2）具有启动/停止开关，可暂停/继续。
5、计时器模式：实现一个60秒倒计时器，当计时器显示00，同时报警；计时器具有清零、启动、暂停/继续计时功能。
二、模块及其原理介绍
2.1 时钟模式
2.1.1时间计数电路
时间计数电路由秒个位和秒十位计数器、分个位和分十位计数器、时个位和时十位计数器电路构成，其中秒个位和秒十位计数器、分个位和分十位计数器为60进制计数器，时个位和时十位计数器为24进制计数器，其原理图如下：
2.1.2译码器和七段共阳极LED数码管
1、当需要0到15的输出功能时，灭灯输入(BI)必须为开路或保持在高逻辑电平，
若不要灭掉十进制零，则动态灭灯输入(RBI)必须开路或处于高逻辑电平。
2、当低逻辑电平直接加到灭灯输入(BI)时，不管其它任何输入端的电平如何，所
有段的输出端都关死。
3、当动态灭灯输入(RBI)和 输入端A、B、C、D 都处于低电平而试灯输入(LT)为
高时，则所有段的输出端进入关闭且动态灭灯输出(RBO)处于低电平(响应条件)。
4、当灭灯输入/动态灭灯输出(BI/RBO)开路或保持在高电平，且将低电平加到试
灯输入(LT)时，所有段的输出端都得打开。
- BI/RBO 是用作灭灯输入(BI)与/或动态灭灯输出(RBO)的线与逻辑。
2.1.3校时电路
预置数LOAD端接低电平，时钟信号CLK端接一个单刀双掷开关，设开关两端记为1、2端，1端接时钟信号CLK，2端来自低位的进位信号（低位y3y2与非，有进位输出0，无进位输出1）通过非门后再与时钟信号CLK相与，若需要校时，将开关接到1端，来自低位的进位信号不会对高位加法器校时造成影响，校时电路正常工作。
2.2秒表模式
2.2.1计数电路
计数电路由4个十进制计数器组成，4个计数器由低位到高位连接起来，低位的进位信号连接高位的工作状态控制端（ENP、ENT端），每一级的输入脉冲是前一级的十分之一。
2.2.2控制电路
开关接高电平，电路暂停工作；开关接低电平，电路继续工作。
2.3倒计时器模式
2.3.1计数电路
电路由一个6进制减法计数器和一个十进制减法计数器组成，低位计数器的借位输出端接高位计数器的减法计数器状态端，两个计数器的输出端接数码管。
2.3.2控制电路
高位的借位端、时钟信号和一个接高、低电平单刀双掷开关相与，这样确保了倒计时器倒数到00时不会再发生变化，开关接高电平电路开始工作，开关接低电平电路暂停工作。
两个计数器的清零端由一个接高低电平的单刀双掷开关控制，接高电平计数器清零，接低电平电路正常工作。
2.3.3报警电路
当计数器输出为00时，报警灯亮。
三、设计方案
3.1 时钟模块
要构成一个数字时钟，必须先要有一个时钟信号源，这里采用100hz的时钟信号源，时计时器、分计时器、秒计时器分别为24进制、60进制、60进制计数器，各计数器输出经译码器译码后以时、分、秒的形式显示在数码管上。
3.2秒表模块
时钟信号源选择10ms的时钟，4个计数器分别对应4个十进制位，输出为BCD8421码，控制电路控制整个电路的暂停或继续。
3.3倒计时器模块
两个计数器分别为6进制减法计数器和10进制减法计数器，当两个计数器输出00时报警电路报警，控制电路主要控制电路的暂停和继续、清零。
四、实验结果与数据分析
4.1 时钟模块
控制时钟信号开关接高电平，电路暂停工作；控制时钟信号开关接低电平，电路开始工作。
链接计数器CLK端的单刀双掷开关接时钟信号，计数器可以进行校时；链接计数器CLK端的单刀双掷开关接来自低位的进位信号，计数器正常工作。
4.2秒表模块
控制时钟信号开关接高电平，电路暂停工作；控制时钟信号开关接低电平，电路开始工作。
计数器LD端接低电平，电路设置初值00.00S。
4.3倒计时器模块
控制时钟信号开关接高电平，电路开始工作；控制时钟信号开关接低电平，电路暂停工作。
计数器LD端接低电平，电路设置初值60S。
计数器CLR端接低电平，电路正常工作；计数器CLR端接高电平，计数器清零。
当计数器状态为00时，蜂鸣器响，警报灯亮。
4.4整体模块
按下启动按钮，进入时钟运行模式；按下停止按钮，系统清零停止工作，数码管熄灭。
按一次模式切换开关，从时钟模式切换进入秒表模式，再按一次该开关，从秒表模式切换进入计时器模式，第三次按下该开关，从计时器模式切换进入时钟模式，继续按下切换开关，又回到时钟模式。
五、总结
课程设计是一个学习新知识、巩固加深所学课本理论知识的过程，它培养了我们综合运用知识的能力，独立思考和解决问题的能力。它不仅加深了我对电子技术课程的理解，还让我感受到了设计电路的乐趣。在这次设计中，我点也不怕麻烦，反复设计、绘图与修改，就是希望能把这次课程设计做好。因此对我来说，这次课程设计是非常有意义的。
如有不足之处，还望指正 [1]。
如果对您有帮助可以点赞、收藏、关注，将会是我最大的动力 ↩︎
