会员
周边
众包
新闻
博问
闪存
赞助商
所有博客
当前博客
我的博客
我的园子
账号设置
简洁模式
...
退出登录
注册
登录
方清欢的小院子
首页
管理
2019年11月21日
[FPGA]Verilog实现JK触发器组成的8421BCD码十进制计数器
摘要: 通过电路图来写代码,就会发现硬件描述语言和实际的电路真的是对应起来的!
阅读全文
posted @ 2019-11-21 20:14 方清欢
阅读(8779)
评论(1)
推荐(1)
编辑
公告