2019年11月20日
[FPGA]Verilog实现可自定义的倒计时器(24秒为例)
摘要： 模块化的思想应该多多培养,以后在做项目的时候就可以用之前已经写好的轮子来跑,那时你就会感谢过去的自己了. 阅读全文
posted @ 2019-11-20 14:54 方清欢 阅读(10823) 评论(4) 推荐(1) 编辑