摘要: 本文记录了一次从github上的模板工程开始跑通一个最小Chisel工程以获得Verilog的过程。 阅读全文
posted @ 2024-10-04 19:58 μSsia 阅读(42) 评论(0) 推荐(0) 编辑