数字电路期末速成（原理）

易错

ABC等字母表示二进制时字典序与进制位是反过来的，即 ABCD(8421)
卡诺图化简的时候不要忘记圈上田字格，还有跨越边界的。这两个真的超越容易漏掉
卡诺图数数的时候记得跳过第三行第三列，最后数。

用与非/或非+非门实现：二次取反，如果最终是与/或门不要忘了变成与非/或非 + 添上一个非门

不允许用非门可以用与非/或非代替：多练一条线到自身：

设计电路连线之前一定要化到最简（用卡诺图），要不然很多条线很乱！！！

一、进制表示

  • x进制转10：乘x的对应指数
  • 10进制转x：（整数）除x取余，倒着写；（小数）乘x取整，正着写

二、门电路

三、化简

（1）卡诺图化简

（2）公式化简


ADD: 74LS283

基本概念

  1. 模拟量（连续），数字量（离散）
  2. 电信号：
    • 模拟信号（表示模拟量）：正弦波信号、语音信号
    • 数字信号（表示数字量）：矩形波、方波信号
  3. 数字系统：能对数字信号进行加工、传递和存储的实体，由实现各种功能的数字逻辑电路相互连接而成
  4. 控制系统框图
  5. 编码：用一组符号按一定规则表示给定字母、数字、符号等信息的方法。编码的结果称代码
  6. 常用代码
  • BCD码：常用8421码
  • Gray码：无权循环码
    • 循环码：相邻性（任意两个相邻的代码中仅有一位取值不同），循环性（首尾代码也具有相邻性）
  • ASCII码：7位二进制

定理

反演规则：

做题的时候先按照对偶化，最后再在单变量上加反号

逻辑函数

最小项 \(\sum\)，最大项 \(\prod\)，二者互补！

化为标准与或式

缺A项的乘上 \((A+\overline{A})\)，展开合并即可

化为标准或与式

缺A项的加上 \((A\overline{A})\)，一项拆两项

然后写最大项的时候注意取反。0表示1。

最小项和最大项的性质

  • 全部最小项之和恒为1，全部最大项之和恒为0

  • \[m_i · m_j = 0，M_i + M_j = 1 \]

  • 相同序号的最小项和最大项互为反函数

根据逻辑函数画卡诺图

先化简成与或式，再填表

通过卡诺图得到与或表达式之后要再取反，得或与式

化简的时候不要忘记四角形也可以合并

看清楚字母！！！！看清楚不变项！！！！

习题：

逻辑代数基础

波形图 -> 真值表 -> 逻辑表达式

卡诺图中，轴对称也是相邻的

小点：

异或：\(A\overline B+B\overline A\)

四、组合逻辑电路

（1）分析电路功能

  1. 写函数表达式
  2. 化简函数表达式
  3. 列真值表
  4. 分析功能

全加器：

消除竞争与冒险：把相切的地方用一个大圈圈起来

（2）设计电路

  1. 确定输入个数，定义01
  2. 列真值表
  3. 写逻辑表达式，化简
  4. 画电路图

五、常用集成器件

常用组合逻辑器件

译码器

二进制转十进制

编码器

十进制转二进制（下标数字递减，优先级递减，即从高到低看只有第一个0有效）

数据选择器

二转十

（1）用74138译码器和门电路实现

下边左三：带圈0，不带圈1

下边右三：依次写输入量（A,B,C）

把函数化简为最小项形式，然后 \(m\rightarrow \overline{Y}，\overline{m}\rightarrow Y\)

利用 \(\overline{Y_1}+\overline{Y_2}=\overline{Y_1\cdot Y_2}\) 和 \(\overline{Y_1}\cdot\overline{Y_2}=\overline{Y_1+Y_2}\) 转化成非号下全部相乘的形式

根据接线图写出逻辑函数：

\(Y\rightarrow \overline{m}\)，利用 \(\overline{m_1}+\overline{m_2}=\overline{m_1\cdot m_2}\) 和 \(\overline{m_1}\cdot\overline{m_2}=\overline{m_1+m_2}\)

要记的图如下：

1个单独表示：

2个连在一起：

（2）用8选1数据选择器74151实现

三输入

下边左一：带圈0，不带圈1

下边中三：依次写输入量（A,B,C）

把函数化简为最小项形式，然后 \(m\rightarrow D\)

下边右八：出现过的 \(D\) 接 \(1\)，没的接 \(0\)

上边：\(D\) 的式子带公共大非号时在 \(\overline{Y}\) 写 \(L\)，不带在 \(Y\) 上写

多输入

下边左一：带圈0，不带圈1

下边中三：依次写输入量（A,B,C）

无视ABC以外的输入，将ABC化为最小项，然后 \(m\rightarrow D\)

下边右八：没乘字母的 \(D\) 接 \(1\)，没出现过的接 \(0\)，乘了字母的接对应字母

上边：\(D\) 的式子带公共大非号时在 \(\overline{Y}\) 写 \(L\)，不带在 \(Y\) 上写

要记的图：

二输入：

三输入：

多输入：

说明：

六、触发器

触发器被特定信号触发时，输出改变。触发器的输出是由当前状态和当前输入决定
触发方式：电平触发，主从触发，边沿触发（三角表上升沿有效，圆圈表下降沿有效）
按照逻辑功能，触发器可以分为：RS触发器、D触发器、JK触发器、T触发器
描述触发器逻辑功能的常用方式：特性方程、特性表、驱动表、状态转移图、时序图

举个例子：

（状态转移图可以根据特征方程推）

概念

时序逻辑电路主要由存储电路和组合逻辑电路两部分组成，它们的基本组成单元分别是门电路和触发器

反映触发器的次态和输入信号以及现态之间的关系的表称为触发器的特性表

同步触发器

基本RS触发器

特性方程：\(Q^{n+1}=S+\overline RQ^n,RS=0\)

同步RS触发器

特性方程：

\[\begin{cases} Q^{n+1}=S+\overline RQ^n,\\ RS=0 & CP =1\\ \end{cases}\\ Q^{n+1}=Q^n, \,\,\,\,\,\,\,\,\,\,\,\,\,\,\,\,\,\,\, CP =0 \]

\(S=1,R=1\) 时 \(Q=\overline Q=0\)
RS转D，非常特殊，记住！！

同步D触发器

\[Q^{n+1}=D,CP=1\\ Q^{n+1}=Q^n,CP=0 \]

主从触发器

主从触发器由两个时钟信号相反的同步触发器相连而成

CP 下降沿时，只有最近的一次变化产生影响

概念

特征方程：

\[\begin{cases} Q^{n+1}=S+\overline RQ^n,\\ RS=0 & CP下降沿到来时\\ \end{cases}\\ Q^{n+1}=Q^n, \,\,\,\,\,\,\,\,\,\,\,\,\,\,\,\,\,\,\, CP非下降沿时 \]

红色（非下降沿）维持，蓝色（下降沿）改变：

去约束的主从触发器 ：\(S=J\overline Q,R=KQ,RS=KJQ\overline Q\)

JK触发器

\[\begin{cases} Q^{n+1}=J\overline {Q^n}+\overline KQ^n,& CP下降沿到来时\\ Q^{n+1}=Q^n, & CP非下降沿时 \end{cases} \]

T触发器

\[\begin{cases} Q^{n+1}=T\overline {Q^n}+\overline TQ^n=T\bigoplus Q^n,& CP下降沿到来时\\ Q^{n+1}=Q^n, & CP非下降沿时 \end{cases} \]

边沿触发器

（1）根据D触发器画波形图

带有异步复位端\(R_D\)的优先级最高，高电平时有效（置0）。

在 CP 凸起处画虚线，有圈画在右侧，否则画在左侧。

判断虚线处输入变量的值（若重合则取虚线左偏一点的值）

判断 \(D\) 值是否有效，1为有效

根据特性方程：\(Q^{n+1}=D\)，画出波形图

（2）根据JK触发器画波形图

前面都一样，特性方程：$Q^{n+1}=J\cdot \overline{Q^n}+\overline{K}\cdot Q^n $

\(J\) 复位端，\(K\) 置位端

（3）多个触发器相连

根据 \(Q^n\) 随时更新 \(Q^{n+1}\)

七、计数器集成芯片

常用集成计数器分析

短暂停留的状态画虚线

（1）用74161异步清零功能设计N进制计数器

1. 画电路图

  1. 画出74161（要记图）

  1. \(ET,EP,L_D\) 连 \(1\)，\(CP\) 连 image-20221212130911468

  2. 用四位二进制数表示 \(N\)

  3. 在 \(N\) 的进制表示中对应为 \(1\) 的变量连接到 \(R_D\)：单变量加非门，多变量加与非门

  4. 在 \(Q_3,Q_2,Q_1,Q_0\) 接口顶部写上对应标号

2. 画状态图

3. 检查自启动

（2）用74161异步置数功能设计N进制计数器

1. 画电路图

2. 画状态图

3. 检查自启动

（3）用74160异步清零功能设计N进制计数器

  1. 画出74160，和74161一模一样，除了中间的名称标号

  2. 把他当作74161来做

（4）用74161异步置数功能设计N进制计数器

1. 画电路图

2. 画状态图

（5）使用74161和74151设计序列发生器

  1. 根据图像写出循环的8个数，\(CP\) 一高一低为一格，看 \(Z\) 的对应数字

  2. 画出图（要背），在 \(D_0\) 到 \(D_7\) 上写出循环的 \(8\) 个数

八、时序逻辑电路

分析时序逻辑电路

要写分析过程和自启动检查

输入输出无关：计数器（闭环上有几个点就是几进制计数器）

具有自启动特性：状态转移图中只有一个环

（1）判断同/异步，写时钟方程

\(C1\) 接口相同时同步，否则异步

方程：\(CP_x=\) 连接的东西

（2）写输出方程

格式：\(Z=...\)，写 \(Q\) 的时候记得加 \(n\) 次方

（3）写驱动方程

\(J=...\)，\(K=...\)

（4）次态方程

  1. 写各个触发器的特性方程，要加下标
  2. 将驱动方程代入 \(J,K\)

（5）作状态转换表

  1. 写出输出方程和次态方程
  2. \(X=0,1\) 时代入 \(Z,Q\)
  3. 画出 “现态-次态-输出” 方程

（6）作状态图

随意选取一个状态为起点，出现闭环后再把未出现的状态补上

（7）作时序图

（8）分析功能

x进制加/减计数器

画状态图

（9）分析电路的计数模值

先看型号来决定几进制，然后看与非门接的是clr还是ld，clr的话就是异步不用+1，ld就是同步要加一。然后看哪个是高位哪个是低位，就看那个c0那个接到下一个的就是高位，接着看输入那些线接入了与非门。就是这些为1其他为任意的时候的最小值就会触发置位，你再按照高位真值*进制位+低位真值即可

连线的地方填1，其余为0，二进制数四个一起化为十进制（74160）/十六进制（74161）
异步清零：n个状态（最后一个状态变换的特别快）；同步清0：n+1个状态
160和161的CLR=1是异步，LD=1是同步。163是同步

例：29

一些例题：


同步时序逻辑电路设计

所有CP连同一个CLK

例题：


一些解题技巧

多变量卡诺图化简

先取后舍化简法

能有效减少实现电路所需要的“门”
先把0格变为1，全进去，再剔除。如：

直接在卡诺图上运算

小规模集成门电路（SSI）实现

与门-或门：最小项
与非-与非门/或非-或非门：二次求反
与或非门：卡诺图圈0化简然后取反
与非门-与门：卡诺图圈0化简然后取反，拆一次最外面的非号
或门-与门：卡诺图圈0化简然后取反，非号全部拆掉

中规模集成芯片（MSI）实现

posted @ 2023-02-06 16:24  Sakana~  阅读(850)  评论(2)  编辑  收藏  举报