摘要：
选项： A、异步FIFO是指读、写时钟完全独立且不一致，或者不同频率，或者同频但不同相 B、异步FIFO地址产生最好采用2进制计数的方式，当读使能有效，在时钟作用下，读地址加1，写使能有效，写地址加1 C、当读写指针相同时，异步FIFO为空 D、异步FIFO会出现假满的情况，但数据不会出错，会损失些 阅读全文
摘要：
选项： A、CPLD的集成度和复杂度均高于FPGA B、FPGA工艺多为EEPROM等工艺 C、CPLD多为SRAM、flash工艺 D、FPGA相对CPLD成本高 答案： D 解析： FPGA掉电后数据消失，一般固化程序需要保存在外部的储存器中，而CPLD掉电不消失，所以FPGA工艺多为SRAM、 阅读全文