摘要：
在学习FPGA相关技术的过程中，感觉一开始能迅速地把内容记下来，也是没多久就又忘了，还得继续检索学习，于是乎自己就想把自己学习过程记录下来，这样也能方便自己复习。前面一直忙于竞赛，拖到现在才正式开始，今天下定决心了，希望自己能持之以恒地坚持下去，把何凯明大神的话送给过去、现在以及未来的自己包括未来看 阅读全文
摘要：
选项： A、可有效避免毛刺，提高设计可靠性 B、更节省逻辑资源，功耗更低 C、更利于流水线设计，提高时钟频率 D、可简化时序分析过程，时序收敛更容易 答案： C 解析： 同步设计_优点：系统更加稳定，一般不需要考虑跨时钟域问题，使得电路结构更加简单，不许考虑竞争冒险问题，有利于时序分析。缺点：电路运 阅读全文
摘要：
选项： A、动态变量在程序执行的时候在其定义作用范围创建生成 B、静态变量在被创建后保持数值， 在整个程序执行过程中都存在 C、声明成自动的变量在每次进入调用的时候进行初始化 D、默认情况下，task中生成的变量为automatic 答案： D 解析： 默认情况下，task中生成的变量为static 阅读全文
摘要：
选项： A、在对数据总线进行异步处理前转化成Gray Code，然后打拍处理，同步后再转换成原码 B、在模块A，有两个控制信号通过正确的同步方法把两个信号进行同步到B时钟域，但是在B时钟域，对这两个同步过来的信号进行了逻辑运算，得到另外一个信号 C、实现异步FIFO时，在地址穿越时钟域前转化成Gra 阅读全文
摘要：
选项： A、性能 B、⽆充分理由的揣测 C、偶然的设计失误 D、可测性 答案： B C 解析： 验证空间是⼀个⽆限集合，我们不可能细化到所有的元素，这就需要我们在分解时重视⼀些主要的关注点，同时忽略掉⼀些不必要的⾮关注点， 1、测试点主要关注： a)功能的正确； b)功能、性能点的覆盖； c)发现设 阅读全文
摘要：
选项： A、电压 B、频率 C、⼯艺 D、⼯作温度 答案： A B C D 解析： 动态功耗=开关功耗+短路功耗；开关功耗=CLVDDf,其中 CL 为负载电容，VDD 为电源电压，f 为翻转频率（翻转率*频率） ，显然，电压、频率与开关功耗有关；短路功耗=tscVDDIpeakf,其中 tsc 代 阅读全文
摘要：
选项： A、PECL B、LVTTL C、LVDS D、LVCMOS 答案： A B C D 解析： 常见的逻辑电平如下： TTL、CMOS、LVTTL、LVCMOS、ECL、PECL、LVPECL、RS232、RS485等，还有一些速度比较高的 LVDS、GTL、PGTL、CML、HSTL、SST 阅读全文
摘要：
选项： A、可以把计数值转换成格雷码，再⽤ 100M 时钟采样 B、可以通过异步 fifo 传递计数值 C、可以⽤计数值+握⼿信号的⽅式传递 D、可以先⽤ 100M 时钟把计数值打 2 拍，再采样 答案： B C 解析： A、之所以不能使用格雷码做同步的原因是模10计数器的技术范围在0~9，如果是0 阅读全文
摘要：
选项： A、逐步细化 B、模块化设计 C、结构化编码 D、自顶向下 答案： ABCD 解析： 结构化程序设计方法：自顶向下-逐步细化-模块化设计-结构化编码 阅读全文
摘要：
选项： A、被加数 B、加和 C、进位输出 D、加数 E、进位输入 答案： ABCDE 解析： 注意：全加器比半加器多一个进位输入 阅读全文
摘要：
选项： A、采用最小项相加的电路形式实现逻辑运算 B、采用与非门电路实现逻辑运算 C、采用异或门电路实现逻辑运算 D、采用查找表的方式实现逻辑运算 答案： D 解析： 组成 FPGA 的两个最基本的部分是组合逻辑以及时序逻辑，分别实现这两个基本部分的结构就是 FPGA 的基本单元。组合逻辑部分一般采 阅读全文