Blue Mountain

摘要： （一）Verilog HDL语法 一、模块 1、定义：一个电路模块/一种逻辑功能； 2、命名规则：只能是字母，数字，"$"，或者’_’，且开头必须是字母或者”_”。区分大小写 3、Module的定义以及实例化 二、数据类型及常量变量 1、Verilog HDL有四种基本的值 （1）其中x和z不区分大小写； （2）z也可以使用？表示，虽然不懂为什么不是表示未知…… 2、Veri... 阅读全文