Quartus工程建立、编译及引脚分配、程序下载（详见E:\黑金资料\AX301_A.150817\09_简单工程快速入门视频）
①打开Quartus（Ⅱ）软件，单击File选择New Project Wizard（注:工程路径不能有中文或空格），
点击Next，进入芯片选择界面选择相应的芯片，（芯片选择EP4CE6F17C8）点击Next，Finish。OK！
②自己写.v程序代码或添加文件（.v源代码）到工程中（在Project的File那里右击【Add/Remove File in project】}添加或）。
然后选择顶层文件(非模块文件或测试文件)（选中一个.v文件右击单击Set as Top-Level Entity）。OK!
**********************************注意啦***************************************
顶层文件的命名须和顶层文件中模块的名称一样
********************************************************************************
③工程设置：在File窗口那的Entity下右击Cyclone....或点击Assignment，选择Device进入界面后左击Device and Pin Options...
配置芯片选择EPCS16，I/O口设为普通I/O口且Voltage为3.3TTL电平；Unused Pins为As input tri-stated。
还有的相关步骤文字太多，不写了，不懂找QQ:1107037909或及其邮箱或问别人。
④对整个工程进行编译（编译后出报告表）。编译成功后就可以接着往下了（呀哈哈哈——》》》）
注：在编译进度栏Compile Design中点击Netlist Viewers的下拉栏的RTL Viewer项可以看到我们代码生成的硬件电路哦！
⑤进行引脚分配（看开发板原理图手工选择引脚(从Assignments选项进入点击Pin Planner图标或按Ctrl+Shift+N)或用tcl脚本文件添加），
然后再编译生成文件.sof（JTAG模式下载（勾选首项）即无固化程序，重新上电丢失）
和.pof文件（Active Serial Programming模式下载（勾选前三项）能固化程序，不丢失。注:要拔下JTAG头头，重新上电才能运行。）
注:将Node Name里的的信号拖到芯片里的对应管脚比较快哦。
引脚分配方法二：就是在顶层文件的端口声明中利用属性表(/* synthesis chip_pin="FPGA的引脚号" */)实现引脚锁定，例子如下：
module XX(
input [2:0] A /* synthesis chip_pin="B6,A14,B7" */,
output reg O /* synthesis chip_pin="D8" */,
)
编译之后，选择Assignment->Pins即可看到引脚已经添加完成。
***************************************方法三:利用.tcl脚本文件添加进行引脚分配步骤**************************************
tool选项 -->Tcl Scripts -->进入Tcl Scripts界面选择相应的.tcl文件,单击sun运行（注:事先要把.tcl文件放到所建的工程文件夹中）
*****************************************************！OK！*************************************************************
⑥连接开发板（自已看驱动有没有）
****************************注：通过JTAG固化程序简易方法步骤************************
详见：E:\黑金资料\AX301_A.150817\通过JTAG固化程序到EPCS的方法.pdf
**********************************！OK！********************************************
⑦下载程序：点击programmer图标或从Tools里点击programmer选项。
（相关下载配置相关步骤文字太多，不写了，不懂找QQ:1107037909或及其邮箱或问别人。）
可查找——特权VIP FPGA下载配置指南（by特权同学）.pdf
