摘要：使用logisim搭建单周期CPU与添加指令 搭建 总设计 借用高老板的图，我们只需要分别做出PC、NPC、IM、RF、EXT、ALU、DM、Controller模块即可，再按图连线，最后进行控制信号的处理，一个CPU就差不多搭完了。目前支持的指令集为{addu、subu、ori、lw、sw、beq 阅读全文

摘要：MIPS 读入输出 字符串 输出 .ascii与.asciiz .ascii不会在字符串后加上'\0'，而.asciiz会在字符串加'\0'。两者均以字节为单位存储数据，这会对我们带来一些小麻烦，.asciiz之后分配的空间首地址有可能无法字对齐，因此我们在定义.ascii与.asciiz时尽量写在 阅读全文

摘要：Verilog小总结 基础 assign assign作为一个组合逻辑常用的语句，可认为是将电线连接起来，当然它能做的不仅仅是将一个输入直接输出，它能把输入信号进行逻辑运算后再输出。当assign左右两边位宽不相等时，将自动进行零扩展或截断以匹配左边的位宽。 eg： module top_modul 阅读全文