摘要：
LUT无法复用最近在看特权的深入浅出玩转FPGA 发现里面有个关于讨论LUT无法复用的例子，感觉不错，拿出来和广大初学者共享程序源代码：moduleLUT ( clk, a,b, c, d, e, f, g, dout, fout ); input clk;input a;input b;input c;input d;input e;input f;input g;output dout;output fout;reg dout;reg fout;always@(posedge clk)begin dout<=a&b&c&d&e; fout<=f| 阅读全文
摘要：
DE2_TV例程的几点说明一、摘要 对DE2_TV例程做了分析，并阐明了相关概念。二、实验平台 硬件平台：DIY_DE2 软件平台：Quartus II 9.0三、一些概念及说明1、PAL和NTSC的区别 常见的电视信号制式是PAL和NTSC，另外还有SECAM等。NTSC即正交平衡调幅制，PAL为逐行倒像正交平衡调幅制。（1）PAL电视标准 PAL电视标准，每秒25帧，电视扫描线为625线，奇场在前，偶场在后，标准的数字化PAL电视标准分辨率为720*576, 24比特的色彩位深，画面的宽高比为4：3，PAL电视标准用于中国、欧洲等国家和地区。（2）NTSC电视标准 NTSC电视... 阅读全文
摘要：
DE2 VGA输出任意坐标的颜色的控制(原創) 如何控制DE2 VGA輸出時某座標的顏色? (IC Design) (DE2) (Quartus II)Abstract在友晶科技的DE2_CCD範例中，將CMOS的影像直接在VGA輸出，是否能控制VGA的座標，並顯示不同的影像呢?Introduction版權聲明：本文根據友晶科技光碟所附的範例程式加以修改，原範例版權歸友晶科技所有。使用環境：Quartus II 7.2 SP1 + DE2(Cyclone II EP2C35F627C6) + TRDB_DC2本程式依照友晶科技的DE2_CCD範例加以修改。VGA影像輸出的好壞，除了決定於VGA 阅读全文
摘要：
IIC总线的FPGA实现一、摘要 DE2_TV中，有关于寄存器的配置的部分，采用的方法是通过IIC的功能，这里对IIC总线的FPGA实现做个说明。二、实验平台 软件平台：ModelSim-Altera 6.4a (Quartus II 9.0) 硬件平台：DIY_DE2三、实验原理1、IIC总线器件工作原理 在IIC总线上传送信息时的时钟同步信号是由挂接在SCL时钟线上的所有器件的逻辑“与”完成的。SCL线上由高电平到低电平的跳变将影响到这些器件，一旦某个器件的时钟信号变为低电平，将使SCL线上所有器件开始并保护低电平期。此时，低电平周期短的器件的时钟由低至高的跳变并不影响SCL线的状... 阅读全文
摘要：
VGA知识普及一、VGA的诱惑首先，VGA的驱动，这事，一般的单片机是办不到的；由于FPGA的速度，以及并行的优势，加上可现场配置的优势，VGA的配置，只有俺们FPGA可以胜任，也只有FPGA可以随心所欲地配置（当然ARM也可以，应用比较高吧）。初学者就是喜欢看炫的效果，往往会忍不住想玩。尤其玩FPGA的，没玩VGA就感到跟单片机没啥提升，因此VGA的驱动也不得不讲。Bingo当年也是如此。挡不住VGA的诱惑，初学者问Bingo VGA问题的人也是灰常的多，也许一般教科书理论太强，实际应用不是很身后，在此Bingo用浅显易懂的语言来讲述VGA的驱动原理，以及通过设计一个可移植模块的应用来讲述。 阅读全文
摘要：
打算以后继续进行基于opencore的SOC的学习，写些关于openrisc，opencores的文章。这段时间有种感悟，怎样避免“再发明相同的车轮”呢，写博客是个好方法，利人利己。Ø DE2-115和DE2-70的存储器配置DE2-115相对于DE2-70在存储器方面有两处不同的地方就是：其一，SDRAM容量加倍了，但是DE2-115中的两片SDRAM（32Mx16），在硬件上直接连在一块了（像ADDR，WE，CAS，RAS这些信号两块SDRAM都是共用的），若用就只能把两块32Mx16的SDRAM连在一起当做128M的SDRAM来用；而DE2-70上两块SDRAM（好像各是16M 阅读全文
摘要：
1、Warning (10227): Verilog HDL Port Declaration warning at PRESS_MODELE.v(29): data type declaration for "iR" declares packed dimensions but the port declaration declaration does not.解释：2、Warning: PLL "DE2_TV:inst1|Sdram_Control_4Port:u6|Sdram_PLL:sdram_pll1|altpll:altpll_component|pl 阅读全文
摘要：
预充电由于SDRAM的寻址具体独占性，所以在进行完读写操作后，如果要对同一L-Bank的另一行进行寻址，就要将原来有效（工作）的行关闭，重新发送行/列地址。L-Bank关闭现有工作行，准备打开新行的操作就是预充电（Precharge）。预充电可以通过命令控制，也可以通过辅助设定让芯片在每次读写操作之后自动进行预充电。实际上，预充电是一种对工作行中所有存储体进行数据重写，并对行地址进行复位，同时释放S-AMP（重新加入比较电压，一般是电容电压的1/2，以帮助判断读取数据的逻辑电平，因为S-AMP是通过一个参考电压与存储体位线电压的比较来判断逻辑值的），以准备新行的工作。具体而言，就是将S-AMP 阅读全文
摘要：
最近在研究DE2-115平台，SDRAM实现ITU标准的YUV4:2:2图像的暂存，DE2-115上面是利用三个FIFO实现一写两读缓存 我的理解如下： 其中突发深度128，FIFO是利用内部M9K设置实现的，突发方式为full page，全页是指一行连续存储，DE2-115上设置的128其实就是连续读写128个像素数据，而SDRAM的一页大小事1024，这里面为什么设置成128，目前还没搞明白，128也是设置的满页突发，这是因为满页突发可以提前截止。 内部的FIFO是由M9K配置的，今天才知道原来一个FIFO可以由几个M9K去配置，不是一对一的关系。 阅读全文