摘要: 1、 SCK信号线只由主设备控制,从设备不能控制信号线。同样,在一个基于SPI的设备中,至少要有一个主控设备。这样传输的特点:此传输方式有一个优点,与普通串行通信不同,普通的串行通信一次连续传送至少8位数据,而SPI允许数据一位一位的传送,甚至允许暂停,因为SCK时钟线由主控设备控制,当没有时钟跳变 阅读全文
posted @ 2019-11-13 23:33 boboyou 阅读(430) 评论(0) 推荐(0) 编辑
摘要: 所有的always块是并行的,达到触发就运行,assign也是,beign-end中是顺序,但这个所谓的顺序也是需要看实际情况,所以很多在begin-end中依然用if-else或case来解决,verilog重要的是时序,你可以在编完程序后做波形图来看,重点是上升沿下降沿等变化和赋值,可以用功能仿 阅读全文
posted @ 2019-11-13 18:43 boboyou 阅读(1569) 评论(0) 推荐(0) 编辑
摘要: case 的执行过程: 计算 case expression,只计算一次,然后按照代码顺序从上向下和 case item 逐个比较 比较过程中,如果有 default 分支,则暂时先忽略 如果有某个 item 和 expression 匹配,则执行此 item 下的语句 如果匹配失败,有 defau 阅读全文
posted @ 2019-11-13 18:38 boboyou 阅读(4706) 评论(0) 推荐(0) 编辑
摘要: 1、在时序图中,一般是一个完整的时钟周期用来传输1bit数据 阅读全文
posted @ 2019-11-13 16:39 boboyou 阅读(563) 评论(0) 推荐(0) 编辑