半导体先进制造

1. 半导体先进制造

1.1. 先进制造良率问题

摩尔定律还未失效，先进制程不断向前，良率提升已经不单单是晶圆厂的挑战，整个半导体产业都需要重新审视这个问题，并引入更多有效的手段和工具。

在先进工艺下探到7nm、5nm时，良率提升开始遇到了一些新的挑战，主要包括以下三点。

1. 第一点是如何准确定位设计和生产过程中的缺陷。以前在良率提升的时候，都可以用工具看得到，但是现在做FinFET，以后还要做GAA，很多缺陷都不在表面上，而是埋在里面。怎样在研发和量产时监控这些东西，变得十分困难。以前良率可能只是晶圆厂要考虑的问题，但现在需要fabless公司在产品设计的时候，就把监控结构埋在产品里面。

2. 第二点是封装时产生的应力会导致芯片中晶体管的特性出现改变。在芯片的边缘和中间，应力是不一样的，用传统的方式去监控，会导致很多后续的问题。要解决问题就需要晶圆厂和fabless协同合作，实现半导体数据从设计到生产到封装测试的全产业链管理和监控。

3. 第三点是器件的可追溯性。苹果等大型客户要求整个供应链能够精确地跟踪到芯片的问题出现在哪一个机台，哪一片Wafer，哪1. 一个位置。只有跟踪到才能够确认出哪个步骤出了问题，所以整个端到端的传递性是一个先进制程需要进一步提升的地方。

半导体技术迅速发展，新工艺、新材料和新设备的引入，带来了

大量的缺陷。随着关键尺寸的微缩，半导体器件对缺陷的容忍度变低。

缺陷成为制约良率提升的主要因素之一。

从新产品开发初期良率突破零到量产后良率稳定保持在高水平，整个过程中缺陷检测和改善都是必不可少的重要步骤。下图是半导体制造业的良率经验曲线，从图中看出，在新产品研发阶段，新工艺造成的系统性缺陷是制约良率提升的重要因素。随着系统性缺陷的解决，良率曲线斜率最大，良率大幅的提升。

图半导体制造的良率经验曲线

在芯片的设计过程中，要面临技术如何升级、能否首次流片成功等诸多风险，而在正式量产之后，还要面对良率提升和工艺稳定的重大挑战。面对良率提升这个问题，设计公司、晶圆厂都有着各自的观点。

众所周知，半导体制造过程非常复杂，因此其产品良率具有极大的不确定性。良率不仅关乎成本，同时也影响到生产资源的利用率，因此半导体制造良率提高对于半导体企业的生存和发展具有重大的意义,而良率分析也成为提高良率的基础和关键手段之一。

1.2. 追逐先进工艺的烦恼

在半导体工艺世界中，晶圆厂总是一个领跑者。以台积电为例，当苹果的A13、高通的骁龙865、海思的麒麟990刚采用7nm工艺量产的时候，5nm工艺的研发已经初步就绪，甚至连3nm的工艺研究也已经箭在弦上。顶尖的芯片公司尚比晶圆厂的步调差半拍，大部分芯片公司就只能苦苦追赶了。

“在芯片在大规模量产以后，经常会出现良率波动的问题。”安路科技的徐春华认为原因就是产品研发与晶圆厂现有工艺存在了“时间差”。“现在生产的产品都是基于几年前设计规则开发的，虽然晶圆厂当时的设计规则会根据理论分析和有限实验增加工艺波动裕量，但是后续实际加工过程中的各种工艺波动和当初的理论模型肯定会有差异甚至漏洞，从而造成大规模生产中出现良率波动。”

这也是设计公司和晶圆厂之间永远存在的矛盾。“晶圆厂先前制定的规则不能匹配目前的工艺状况，比如说线宽、间隔这些参数在不同的时间、不同的机台上就会有所不同要求，由于规则所给定的裕量不够，会在生产中产生各种问题。”

同时，随着工艺水平的提升，掌控良率的条件也越来越严苛，因此要对良率进行一个预判。晶圆厂会根据芯片上的缺陷密度，计算出理论良率大概是多少，这会对设计公司有所帮助。不过，这个计算值只是理论良率，实际中的情况还是很复杂。

为了解决此问题，芯片设计公司就要“绷紧神经”，时刻监控，将问题及时反馈给晶圆厂。好在晶圆厂生产设备上的传感器能及时分析从工具运转到监测晶圆制程所产生的数据，如传感器与数据日志可取得晶圆进到哪个腔体的信息，所有数据则进入可收集与实时分析的系统内。有效收集这些信息，就能知道芯片生产中的各种状态。