SystemVerilog中assert的用法以及asserton,assertoff和assertkill的用法
摘要：在sequence中的使用： class case0_sequence extends uvm_sequence #(my_transaction); … 10 virtual task body(); … 13 repeat (10) begin 14 `uvm_do(m_trans) 15 ge
阅读全文
posted @ 2022-11-26 20:46
