摘要：除了前一节讨论的拉电阻基本使用方法外，上拉电阻也可以提升高电平的电压阈值，以便于前后级信号相匹配，比如，TTL逻辑电平驱动CMOS逻辑电平时，我们通常会添加一个上拉电阻R1，如下图所示： 我们先来看看TTL电平标准图与CMOS电平标准图，如下图所示： 可以看到，TTL逻辑输出的低电平最大值VOLMA
阅读全文
摘要：拉电阻作为输出（或输入输出）时牵涉到的知识点会更多一些，但本质的功能也是将电平箝位，最常见的输出上拉电阻出现在开集（Open Collector,OC）或开漏（Open Drain,OD）结构的引脚。 OC（OD）的引脚输出结构有所不同（OC结构存在于三极管，而OD结构存在于场效管，下面以OC输出结
阅读全文
摘要：拉电阻作为输出（或输入输出）时牵涉到的知识点会更多一些，但本质的功能也是将电平箝位，最常见的输出上拉电阻出现在开集（Open Collector,OC）或开漏（Open Drain,OD）结构的引脚。 我们有很多芯片的输出引脚是推挽输出结构（Output Push-Pull），如下图所示（还有一种反
阅读全文
摘要：上拉（Pull Up ）或下拉（Pull Down）电阻（两者统称为“拉电阻”）最基本的作用是：将状态不确定的信号线通过一个电阻将其箝位至高电平（上拉）或低电平（下拉），无论它的具体用法如何，这个基本的作用都是相同的，只是在不同应用场合中会对电阻的阻值要求有所不同，从而也引出了诸多新的概念，本节我们
阅读全文
摘要：软核： 把经过功能验证的、可综合的、实现后电路结构总门数在五千门以上的Verilog HDL模型称为软核(soft core)。 硬核: 把在某一种专用集成电路工艺的(ASIC)器件上实现的、经过检验证明是正确的、总门数在五千门以上的电路结构版图称为硬核。 固核： 把在某一种现场可编程门阵列(FPG
阅读全文
