摘要：这篇文章主要使用Shell脚本循环读取文件每一行内容的方法总结； 1.使用while循环，效率最高，最常用的方法 while read -r line do echo $line done < filename 2.利用for循环的方法 for line in `cat filename` do e
阅读全文
摘要：19.3 `define and `undef 提供了文本宏替换功能，可以使用有意义的名称来表示常用的文本片段。例如，在整个描述中重复使用一个常数的情况下，文本宏是有用的，如果常数的值需要改变，因为它只需要更改源描述中的一个位置。 文本宏工具不受编译器指令`resetall的影响。 19.3.1 `
阅读全文
摘要：9.2 Structured procedures 结构化语句 SystemVerilog中的所有结构化过程都是在以下结构之一中指定的: initial过程，用关键词initial表示(参考9.2.1) always过程，用以下关键词表示： always(参考9.2.2.1) always_comb
阅读全文
摘要：9.9 Structured procedures 结构化语句 Verilog HDL中的所有过程语句都在以下四种语句之一中指定: initial结构 always结构 task function initial和always结构在仿真开始时启用。initial结构只执行一次，当语句执行完成后，活动
阅读全文
摘要：4.6.4 Tri0 and tri1 nets tri0和tri1 net模型分别具有下拉电阻和上拉电阻作用于它们。tri0 net等同于具有pull强度连续0值驱动它的wire net。tri1 net等同于具有pull强度连续1值驱动它的wire net。 当没有驱动器驱动tri0 net时，
阅读全文
