verilog中module模块的使用

module...endmodule可以有assign连续赋值语句，always语句和initial语句。

always中可以有if语句。

initial中可以有if语句。