ATPG DRC（一）

1. DRC

　　design rules checking一般在model flattenning之后进行。

2. general rules 

　　G rules是DRC中第一个check的rule种类。G rules确保scan circuitry，clock和RAM的定义是有效的。G rules有12个。

　　G1: 每个scan group都应该至少有一条scan chain，“dummy” group除外。

　　G2：每个scan group都应该定义至少一个clock。

　　......

3. procedure rules

　　P rules检查test procdure的格式和参数，此版mannual P rules有94个。

　　P1：test produre语法错误。

　　P2：后一个statement的时间要大于前一个。

　　......

4. bus mutual exclusivity analysis

　　eg. bus contention

　　首先buses learning查看contention 条件在电路中是否会发生，如果条件可能会发生，就要进一步分析。

　　weak/non-dominant buses允许发生contention，针对strong/dominant buses，列出所有driver 发生contention的组合，任一组合的条件被满足后，该bus fail bus-mutual-exclusivity checking。

　　bus analysis和contention checking有关的DRC在Extra rules。

5. scan chain tracing

　　确认scan cell在scan chain中的位置，simulate load_unload procedure，确保cell可以用作control/observe point。

6. shadow latch identification

　　shadow cell不在scan chain上，但是data来自于master cell，因此可用作control point，因此识别shadow有利于ATPG产生pattern。另外如果电路条件允许shadow也可用作observe，并写一个shadow_observe test produre。

7. data rules checking

　　==