摘要：
赛灵思Verilog(FPGA/CPLD)设计小技巧（转） 以下是一个在设计中常犯的错误列表这些错误常使得你的设计不可靠或速度较慢为了提高你的设计性能和提高速度的可靠性你必须确定你的设计通过所有的这些检查。 可靠性 **为时钟信号选用全局时钟缓冲器BUFG • 不选用全局时钟缓冲器的时钟将会引入偏差 。 **只用一个时钟沿来寄存数据 • 使用时钟的两个沿是不可靠的因为时钟的某沿或者两个沿会漂移; 如果时钟有漂移而且你只使用了时钟的一个沿你就降低了时钟边沿漂移的风险。 • 这个问题可以这样来解决就是允许CLKDLL自动纠正时钟的占空比以达百分之五十的占空比否则强烈建议你只使用一个时钟... 阅读全文
摘要：
ISE调用Notepad++并且实现错误高亮定位的方法 不管是ISE还是QII，自带的文本编辑软件虽有改进，但仍然让人不过瘾，写代码一直用的是Notepad++，一个很好用的文本编辑软件。最近做毕设，用的是ISE13.2，ISE调用Notepad++的方法很简单：ISE下点击菜单Edit -> Preferences -> Editor.在Editor选项框里选择Custom，在Command line syntax文本框里输入：{C:/Program Files/Notepad++/notepad++.exe} $1大括号{}里是你的notepad++.exe的路径，路径中存在空 阅读全文
摘要：
等占空比任意整数分频器的verilog语言实现 尽管在FPGA设计中，广泛使用芯片厂家集成的锁相环资源如altera的PLL，Xilinx的DLL来进行时钟的分频，倍频以及相移。但在对时钟要求不高或资源有限的情况下，使用硬件描述语言设计电路来进行时钟的分频相移非常实用。因此分频器的设计仍然是FPGA中比较常用的一个设计，同时又被许多公司拿来作为面试题，称其为经典设计也不为过。本文所要讨论的是使用Verilog语言来设计等占空比任意整数分频器。为方便使用和比较，将不同分频倍数的分频器放在了一个模块中。奇偶数分频只需修改参数即可实现任意分频倍数的分频，具体的设计思路可以参考代码的注释，及结合Mod 阅读全文
摘要：
OpenCV2.2无法打开摄像头的解决办法 完成了对OpenCV2.2运行环境的配置，迫不及待地想试一下利用OpenCV进行摄像头视频采集的功能，例程来自OpenCV中文网的《读视频文件和运动物体检测》：/************************************************** * 背景建模，运动物体检测 * **************************************************/ /*********************************************************************** * Ope 阅读全文
摘要：
VS2010下配置OpenCV2.2运行环境 搞了一段时间的FPGA在视频图像采集上的应用，对视频图像处理产生了不少兴趣。本科时学过图像处理这门课，无奈学的都是理论T.T，于是决定抽时间学习一下OpenCV这个神奇的玩意儿，实践一下图像处理的应用，无论从感性还是理性上加深对图像处理的认识。 好吧，废话少说，先了解一下OpenCV。根据“有问题找度娘”的光荣传统，我们都可以从百度百科上了解到： OpenCV的全称是：OpenSourceComputerVisionLibrary。 OpenCV于1999年由Intel建立，现在由WillowGarage提供支持。OpenCV是一个基于BSD许可证 阅读全文