2024年4月15日
m基于FPGA的217卷积编码维特比译码verilog实现,包含testbench不使用IP核
摘要： 1.算法仿真效果 Vivado2019.2 编码部分： 译码部分输出： RTL图： 2.算法涉及理论知识概要 2.1 卷积编码 卷积编码是一种前向纠错编码方式，特别适用于无线通信和其他信道条件恶劣的应用场景。它主要通过卷积算子将信息序列映射成冗余度更高的码字序列。典型的卷积编码器由两个移位寄存器和一 阅读全文
posted @ 2024-04-15 20:29 我爱C编程 阅读(31) 评论(0) 推荐(0) 编辑