2023年6月11日
m基于FPGA的通信数据帧加扰解扰verilog实现,包含testbench
摘要： 1.算法仿真效果 本系统进行了两个平台的开发，分别是： Vivado2019.2 Quartusii18.0+ModelSim-Altera 6.6d Starter Edition 其中Vivado2019.2仿真结果如下： Quartusii18.0+ModelSim-Altera 6.6d S 阅读全文
posted @ 2023-06-11 17:22 我爱C编程 阅读(85) 评论(0) 推荐(0) 编辑
m基于FPGA的QPSK调制解调通信系统verilog实现,包含testbench,不包含载波同步
摘要： 1.算法仿真效果 本系统进行了两个平台的开发，分别是： Vivado2019.2 Quartusii18.0+ModelSim-Altera 6.6d Starter Edition 其中Vivado2019.2仿真结果如下： Quartusii18.0+ModelSim-Altera 6.6d S 阅读全文
posted @ 2023-06-11 17:16 我爱C编程 阅读(118) 评论(0) 推荐(0) 编辑