随笔分类 - FPGA
摘要：1. 先看下板子外观，做工很不错 2. 主芯片的型号是，SoC 为 Cyclone V SX 系列的 5CSXFC6D6F31，不仅在芯片中包含传统的 FPGA 架构，还集成了基于 ARM Cortex A9 的 HPS 硬核处理器系统（核心频率 800MHz），以及高速收发器（3Gbps Serd
阅读全文
摘要：1. 有这个板子使用的是Artix-7系列的XC7A100T-1CSG324C芯片。作为7系列中的一款FPGA，这个芯片的结构与Kintex-7和Virtex-7几乎一样。也配备了XADC。在Artix-7系列中，100T和200T与其它芯片不同，这两款是ISE与Vivado同时支持的芯片，而更小的
阅读全文
摘要：1. 拿到板子在，做工很好，属于GX系列，GX应该是高速收发器 2. 去探究下GX是什么用途，大约有6个型号，这个板子是5CGXFX5，有77 LE逻辑单元，这个收发器不知道是什么？6个 3.125G Transceivers收发器。 3. 进去下载的资料发现有个ADC的例程，打算研究下ADC的例程
阅读全文
摘要：1. 参考官方的文档，第一个问题就是电脑上需要安装ubuntu虚拟机吗？ 2. 创建一个“Hello world”工程：在Linux terminal 上打印信息。 3. 说是让安装个EDS软件，先去下载吧
阅读全文
摘要：1. 刚开始学习使用，不知道从哪里开始，手上的资料也很乱，至于这个板子需要学什么也不清楚。 2. 第一个工程就从helloworld开始吧，Zed板上的Zynq是一个PS(processing system, 双核A9 + 存储管理 + 外设)+ PL(programable Logic) 结构，如
阅读全文
摘要：1. 代码比较简单，总结起来是用逻辑运算替代了数学运算加减，应该是因为这样的逻辑资源耗费的少。S是A+B的个位，CO是A+B的进位。 2. quartus13.1不支持中文路径，下面研究下生成的逻辑资源，差不多6K的逻辑资源，我们用到了2个，究竟是那两个？ 3. 当然目前猜测是CO和S各用了一个逻辑
阅读全文
摘要：1. 如何观察被测模块的响应： 在initial 块中，用系统任务$time 和 $monitor $time 返回当前的仿真时刻 $monitor 只要在其变量列表中有某一个或某几个变 量值发生变化，便在仿真单位时间结束时显示其变 量列表中所有变量的值。 2.如何把被测模块的输出变化记录到数据库文
阅读全文
摘要：1. LM75A第一次使用，I2C接口，8脚 2. 打开quartus工程，下面只要是看看代码结构，问题在于多个always语句，逻辑上不太好分清楚，主要看状态机 3. 这个代码需要好好研究下，有疑问的地方，data_cnt <= data_cnt + 1'b1;每次读一位的时候，SCL应该有一个时
阅读全文
摘要：1. 下去下个原理图。今天准备研究下DDR的控制，看介绍新一代的Nexys 4 DDR最值得被关注的改良是将原先的16 MiBCellularRAM升级为128 MiB的DDR2 SDRAM内存。Digilent将提供一个硬件描述语言（VHDL）参考模块，以封装DDR2控制器的复杂性 2. 这个网址
阅读全文
