随笔分类 - FPGA
摘要：电平触发，输入时钟信号是使能后，输出才会随着输入数据的变化而变化数据存储的动作取决于输入时钟的上升沿或者下降沿 触发器可以构成寄存器，一个触发器可以记忆1位， 把 n 个触发器的时钟端口连接起来就能构成一个存储 n 位二进制码的寄存器。 为什么要连接时钟端口？
阅读全文
摘要：1. VC707 测试出问题，switch 例程测试失败，就是检测下面红框的拨码开关的值 2. 实测只有 SW5 和 SW1 测试正常，其他几个脚测试异常。 3. 测试这几个脚的电压，在都有OFF 情况下，只有 SW5 和 SW1 是 0.0V，其他脚都是 0.9V。 4. 断电测试，发现，SW4
阅读全文
摘要：1. 第一次拨码开关，插CF卡，所有文件失败，DS2 power GOOD灯不亮，同时串口无输出
阅读全文
摘要：1. 构架，UDP发送部分， FPGA和ARM数据交互部分，FPGA保存ROM正弦波数据 2. UDP发送部分。在电脑的ubuntu 虚拟机里面，安装xilinx的交叉编译环境。编译.c文件。 UDP操作函数没问题，但是怎么从FPGA取数据的函数是啥？ 3. UDP的发送代码如下： #include
阅读全文
摘要：实物如图 1. 拨码开关SW4，一共4位。是把 HPS, FPGA, HSMC, MAX 这4个，选择哪个挂到 JTAG链上。 2. 跳线帽 J6和 J7 就是 把 HPS 和 FPGA 挂载到板载的 USB Blaster 2上面 3. CSEL 就是选择时钟的配置， BSEL是选择 启动方式的。
阅读全文
摘要：1. 干点啥？驱动一下上面的屏吧 2. 找个代码研究一下，cat命令用于读取文件（普通文件或设备文件）的内容并进行输出。据说板子已经做好OLED的驱动了，驱动映射为/dev/zed_oled，所以直接测试一下。先用Img2Lcd.exe生成.bin文件 3. 把生成的bin拷贝到SD卡里面，怎么传这
阅读全文
摘要：1. Yocto build utility 工具是什么？Linux Console with framebuffer是什么？ 2. 文档里面有几个Linux发布版本的，分别是ubuntu和LXDE版本。 LXDE是精简，轻量级的Linux，是追求性能的版本，相比较KDE华丽但是对系统资源要求高的。
阅读全文
摘要：1. 本次主要研究下HDMI接口，使用芯片是CH7033，这个芯片可以接VGA和HDMI两种接口，和FPGA的接口是地址数据总线 2. 值得注意的地方，下图的D1，双二极管BAT54S在电路中一般用于钳位或保护作用。估计应该是用来放置接口的静电。不过FB11和FB12，以及电容，电阻R123组合在一
阅读全文
摘要：1. VHDL程序的组成 一个完整的VHDL程序是以下五部分组成的： 2. 库（LIBRARY）：比较好理解，调用系统已有的库，WORK库就是用户当前编辑文件所在的文件夹， IEEE库：由IEEE（美国电子电机工程师学会）制定的标准库 LPM库 3. 程序包（PACKAGE）：声明在设计中将用到的常
阅读全文
摘要：1. 用这个板子做个什么功能来学习？板子上有个温度传感器，看下官方是否有例程，板子售价1780元，相当的贵，下面是I2C接口， 看下芯片的引脚图 2. 资料下载地址，得注册账号 3. 下面的例程，包括温度传感器的参考代码 4. 找到温度传感器的参考代码 5. 研究下代码吗，不过我VHDL不太懂，所以
阅读全文
摘要：1. 先把SD卡格式化，然后把镜像文件拷贝到SD卡，下面应该是没有文件系统的 2. 插上SD卡，Zedboard设置启动模式，有5个跳线帽，配置如下，上电启动 3. 看下串口的输出
阅读全文
摘要：1. 首先配置成AS，生成.pof文件，选择上面的图标Device 2. 选择Device and Pin Options... 3. 进入配置界面，选择如下 4. 进入下载界面，烧写.pof文件，开发板使用AS接口 5. 但是实际测试发现，烧写完成无法运行，经过测试最红发现，需要把下载器USB B
阅读全文
摘要：1. 本次使用的是别人写好的例程，主要研究学习，使用quartus 11打开工程 2. bdf文件是块编辑器的，相当于原理图，以前只在用NIOS的时候会用到这种方式。接下来新建一个工程，添加原理图元件。 3.添加NIOS。不过目前Qsys已经取代了早期的SOPC builder。在quartus里面
阅读全文
摘要：1. 设计的工程在Compile Design的时候出现以下的错误，百思不得姐 2. 看下出现错误的地方，完全看不出来有啥问题，后来把代码的空格和回车换行的地方删除，重新添加了一下，不报错了。所以猜测是空格或者回车韩航地方有问题。 3. 使用Quartus自带的工具，显示缩格和显示空格，发现在提示错
阅读全文
摘要：1. 现在先遇到一个VHDL的语法问题，以前没用过VHDL，现在要去研究下，进程(PROCESS) 进程内部经常使用IF，WAIT，CASE或LOOP语句。PROCESS具有敏感信号列表(sensitivity list)，或者使用WAIT语句进行执行条件的判断。PROCESS必须包含在主代码段中，
阅读全文
摘要：1. 偶数分频比较简单，如果分频系数是N（如果N是偶数，那么N/2是整数），那么在输入时钟的每隔N/2个周期时（计数器从0到N/2-1），改变输出时钟的电平即可得到50%固定占空比的时钟。需要的代码如下 2. 如果N是奇数，那么N/2非整数，使用2个寄存器，分别用上升沿寄存器计数到（N-1)/2-1
阅读全文
摘要：1. FPGA主要应用在并行处理资源的应用，视频与图像处理，无线通信的中频调制解调器。 嵌入式乘法器可以配置成一个 18 × 18 乘法器，或者配置成两个 9 × 9 乘法器。对于那些大于18 × 18 的乘法运算 ,Quartus® II 软件会将多个嵌入式乘法器模块级联在一起。虽然没有乘法器数据
阅读全文
摘要：1. 对于电机的锁相控制，需要对相差进行PI性质的环路滤波，但现有的锁相环中鉴频鉴相器输出为相差脉冲而非数字量，难以直接进行PI特性的环路滤波。 通过对晶振的非整数分频获取准确的参考时钟，基于触发器机制实现了PFD相差脉冲的数字量化，且可以输出频差数字量。锁相环是频率和相位的同步控制系统，实现输入参
阅读全文
摘要：1. 逻辑单元 (LE) 在 Cyclone IV 器件结构中是最小的逻辑单位。LE 紧密且有效的提供了高级功能的逻辑使用。每个 LE 有以下特性：一个四口输入的查找表 （LUT)，以实现四种变量的任何功能一个可编程的寄存器一个进位链连接一个寄存器链连接可驱动以下的相互连接：本地、行、列、寄存器链、
阅读全文
摘要：1. 本次使用的是cyclone4开发板，先看下原理图，因为右边的RGB应该是模拟信号量，但是本次例程只接了3根线，那就是说颜色只有8种。 2. 代码，输出信号有R,G,B三色，就是上图右边的，行同步信号（扫描完一行），场同步信号。VGA收发双方没有时钟信号做同步，但是通常会约定发送方有一个基本的时
阅读全文
