2014年10月28日
Verilog HDL实现奇数次分频
摘要： 在数字逻辑电路中，经常需要设计分频电路，本文是通过Verilog HDL实现了奇数次分频。以下是设计程序源代码：module freq_div( // Input clk_50, rst_n, // Output clk_div2, clk_div5 ); parameter DIV... 阅读全文
posted @ 2014-10-28 20:45 眉州东坡肘子 阅读(439) 评论(0) 推荐(0) 编辑