摘要： Q： modelsim 仿真， testbench.v 调用另一个模块的一个task会出现4): Unresolved reference to 'testHarness D，把那些未reference 的文件加载一起仿真。 Verilog里的`符号表bai示宏定义（macro definition 阅读全文