06 2020 档案

 
modelsim 仿真错误
摘要：Q： modelsim 仿真， testbench.v 调用另一个模块的一个task会出现4): Unresolved reference to 'testHarness D，把那些未reference 的文件加载一起仿真。 Verilog里的`符号表bai示宏定义（macro definition 阅读全文
posted @ 2020-06-04 11:49 321等风来 阅读(1103) 评论(0) 推荐(0)