上拉电阻与下拉电阻讲解

使用原因:

数字电路有三种状态:高电平、低电平、和高阻状态,有些应用场合不希望出现高阻状态,可以通过上拉电阻或下拉电阻的方式使处于稳定状态,具体视设计要求而定!
一般说的是I/O端口,有的可以设置,有的不可以设置,有的是内置,有的是需要外接,I/O端口的输出类似于一个三极管的C,当C接通过一个电阻和电源连接在一起的时候,该电阻成为上拉电阻,也就是说,该端口正常时为高电平;C通过一个电阻和地连接在一起的时候,该电阻称为下拉电阻。
上拉电阻是用来解决总线驱动能力不足时提供电流的问题的。一般说法是上拉增大电流,下拉电阻是用来吸收电流
 
工作原理:

上拉电阻:将一个不确定信号(高或低电平),通过一个电阻与电源VCC相连,固定在高电平;

下拉电阻:将一个不确定信号(高或低电平),通过一个电阻与地GND相连,固定在低电平。

 

上下拉电阻作用:

 1、提高电压准位:

a.  当 TTL 电路驱动 COMS 电路时,如果 TTL 电路输出的高电平低于 COMS 电路的最低高电平(一般为 3.5V), 这时就需要在 TTL 的输出端接上拉电阻,以提高输出高电平的值。

b.  OC 门电路必须加上拉电阻,以提高输出的高电平值。

 2、加大输出引脚的驱动能力,有的单片机管脚上也常使用上拉电阻。

 

 3、N/A pin 防静电、防干扰:在COMS芯片上,为了防止静电造成损坏,不用的管脚不能悬空,一般接上拉电阻产生降低输入阻抗, 提供泄荷通路。同時管脚悬空就比较容易接受外界的电磁干扰。

 

 4、电阻匹配,抑制反射波干扰:长线传输中电阻不匹配容易引起反射波干扰,加上下拉电阻是电阻匹配,有效的抑制反射波干扰。

 

 5、预设空间状态/缺省电位:在一些 CMOS 输入端接上或下拉电阻是为了预设缺省电位. 当你不用这些引脚的时候, 这些输入端

下拉接 0 或上拉接 1。在I2C总线等总线上,空闲时的状态是由上下拉电阻获得

 

 6. 提高芯片输入信号的噪声容限:输入端如果是高阻状态,或者高阻抗输入端处于悬空状态,此时需要加上拉或下拉,以免收到

随机电平而影响电路工作。同样如果输出端处于被动状态,需要加上拉或下拉,如输出端仅仅是一个三极管的集电极。从而提高

芯片输入信号的噪声容限增强抗干扰能力。

 

posted on 2018-11-09 09:56  211web  阅读(1056)  评论(0编辑  收藏  举报