摘要： 1,在电路中没有任何功能，只是在PCB上为了调试方便或兼容设计等原因。2,可以做跳线用，如果某段线路不用，直接不贴该电阻即可（不影响外观）3,在匹配电路参数不确定的时候，以0欧姆代替，实际调试的时候，确定参数，再以具体数值的元件代替。4,想测某部分电路的耗电流的时候，可以去掉0ohm电阻，接上电流表，这样方便测耗电流。5,在布线时,如果实在布不过去了,也可以加一个0欧的电阻6,在高频信号下，充当电感或电容。（与外部电路特性有关）电感用，主要是解决EMC问题。如地与地，电源和IC Pin间7,单点接地（指保护接地、工作接地、直流接地在设备上相互分开,各自成为独立系统。）8,熔丝作用*模拟地和数字 阅读全文

摘要： STM32L系列单片机内部提供了EEPROM存储区域，但实质上，其FLASH也是EEPROM类型，只不过有一块区域被开放出来专门用作EEPROM操作而已。STM32L的EEPROM使用寿命设计为100000次擦写以上，容量为2K-4K，这对于一般设备的参数存储来说是非常理想的。但从EEPROM使用方式看，其不适用于被反复修改的数据存储使用，一般作为配置参数，其修改次数往往是比较少量的。 STM32L的EEPROM和FLASH是统一编址，操作共用同一个读写电路，所以在EEPROM读写的时候STM32L核对于FLASH的一切访问和操作都将暂停，只有当EEPROM的操作完成后，才继续执行后续代码.. 阅读全文

摘要： 本文只针对使用MDK-ARM建立软件开发环境，并基于STM32L1xx_StdPeriph_Lib_V1.1.1库及其Examples，其余情况可参考UM1451 User manual Getting started with software development toolchains for the STM32L-DISCOVERY board（后续会补充一般情况下创建STM32L MDK Project说明）1. 安装Keil uVision42. 下载获得STM32L1xx_StdPeriph_Lib_V1.1.1.zip压缩包，解压到H:\STM32L1xx_StdPeriph_ 阅读全文

摘要： DMA部分我用到的相对简单，当然，可能这是新东西，我暂时还用不到它的复杂功能吧。下面用问答的形式表达我的思路。DMA有什么用？ 直接存储器存取用来提供在外设和存储器之间或者存储器和存储器之间的高速数据传输。无须CPU的干预，通过DMA数据可以快速地移动。这就节省了CPU的资源来做其他操作。有多少个DMA资源？ 有两个DMA控制器，DMA1有7个通道，DMA2有5个通道。数据从什么地方送到什么地方? 外设到SRAM（I2C/UART等获取数据并送入SRAM）； SRAM的两个区域之间； 外设到外设（ADC读取数据后送到TIM1控制其产生不同的PWM占空比）； SRAM到外设（SRAM中预先保存的 阅读全文

摘要： 工程选项的包含路径中，加入spcomm.hpp文件所在的目录即可。project->options->Directories/conditionals的inculde path ... ------解决方案--------------------------------------------------------探讨工程选项的包含路径中，加入spcomm.hpp文件所在的目录即可。project->options->Directories/conditionals的inculde path ... 阅读全文

摘要： 将本地用*.v的代码转化成symbol的方法是： 阅读全文

摘要： 这两天在驱动4.3寸液晶屏，其型号是SSD1963。其特点是屏幕分辨率大——480*272，带触摸屏控制，驱动容易。刚拿到液晶屏的时候，一时无法入手，即使之前我已经将资料中的51代码移植到富士通的CORTEX-M3上，但是液晶屏没到，一直没法测试。 拿到液晶屏，首先让他发光，其TFT_LEDA管脚是用来点亮液晶屏，可以通过PWM波来控制液晶屏的亮度，于是我就做了个PWM，让液晶屏的功耗保持在0.1A左右，这样保证电源变压芯片能够持续稳定工作，不然当液晶屏全亮的时候电流达到0.5A，那样稳压源发热量太大了。 液晶发光之后，就要做些程序，让液晶屏显示字符，图形等。但是，起初无论我怎么测试... 阅读全文

摘要： 阅读全文

摘要： 差分I/O端口组件1） IBUFDSIBUFDS原语用于将差分输入信号转化成标准单端信号，且可加入可选延迟。在IBUFDS原语中，输入信号为I、IB，一个为主，一个为从，二者相位相反。 IBUFDS的逻辑真值表所列，其中“-*”表示输出维持上一次的输出值，保持不变。表IBUFDS原语的输入、输出真值表 IBUFDS原语的例化代码模板如下所示： // IBUFDS: 差分输入缓冲器（Differential Input Buffer） // 适用芯片：Virtex-II/II-Pro/4, Spartan-3/3E // Xilinx HDL库向导版本，ISE 9.1 IBUFDS #( .DI 阅读全文

摘要： Virtex系列的FPGA的基本I/O逻辑资源都包括组合输入、输出资源，三态输出控制、寄存器输入输出控制、SDR输入输出、DDR输出三态控制等。此外V5、V6器件还包括了IODELAY提供了对高分辨率可调整延迟单元的用户控制、SAME_EDGE输出DDR模式，SAME_EDGA和SAME_EDGA_PIPELINED输入DDR模式等，以下主要是总结个人学习记录。一、输入输出延迟单元IODELAY每个I/O模块都包含一个可编程绝对的延迟单元IODELAY。它可以连接到ILOGIC/ISERDES或者OLOGIC/OSERDES模块。IODELAY有64个tap的环绕单元。通过选择IDELAYCT 阅读全文