2017年5月28日
用Verilog语言实现一个简单的MII模块
摘要： 项目中要求简单地测试一下基于FPGA的模拟平台的RJ45网口，也就是需要实现一个MII或者RMII模块。看了一下官方网口PHY芯片的官方文档，还是感觉上手有点障碍，想在网络上找些参考代码看看，最后只在opencores找到了一些MAC层控制模块，代码庞大且复杂，对于初学者来说阅读起来很困难。 于是在 阅读全文
posted @ 2017-05-28 19:25 0x4863 阅读(1872) 评论(0) 推荐(0) 编辑