【原】ADC输入阻抗对保持电路影响
玩MCU的,基本不会遇到阻抗匹配问题,这次遇到的也并不是传统意义上的阻抗匹配问题。MCU一般都带有逐次逼近型ADC,这类ADC前端是通道选择矩阵,中端是采样保持电路,后端是逐次逼近电路。其实ADC也有一个最佳阻抗,一般给出的都是最大输入阻抗。
ADC工程应用,输入通道前会加一阶滤波电路,简单的对信号整型处理。当某个通道上的输入阻抗迅速变化,中端的采样保持电路就会被影响,将会直接导致邻近通道ADC结果的积分误差偏大。如果输入电路前的负载电容比较大和ADC的速率比较高,影响就会更加明显。
1、不同变化速率的通道用不同保持电路,彻底解决阻抗问题导致的通道相互干扰问题。
2、降低速率是一种解决方案,测试表明可以改善问题,不过无法从根本彻底解决问题,即使将速率降到最低。
STM32拥有两个ADC,各各ADC都有一个保持电路,故选用的方案是将阻抗快速的通道组和阻抗基本不变的通道组,用不同的ADC处理,实现不同的组用不同的保持电路。系统对ADC速率有一定的要求,再次降低速率将会导致数据量不够,为了满足计算的需求,就需要软件插值,这会影响系统的性能。
By:xliang@武汉
2016-10-01 13:10:26