【iCore、iCore2、iBoard例程】【异步FIFO跨时钟域通信（通过ARM 读FPGA FIFO）】

欢迎访问电子工程师学堂，以便了解更多内容：http://www.eeschool.org

一、本实验基于iCore2 完成，通过简单改动，即可用在 iCore 核心板、iBoard 电子学堂上。

iCore2 核心板介绍：http://item.taobao.com/item.htm?&id=20889895095

iCore 核心板介绍：http://item.taobao.com/item.htm?&id=14883098933

iBoard 电子学堂介绍：http://item.taobao.com/item.htm?&id=15851248846

二、本实验包括DC_FIFO模块、写DC_FIFO控制模块、读DC_FIFO控制模块。先使用FPGA的内部RAM建立一个DC_FIFO(异步FIFO)，宽度为16，深度为1024；写DC_FIFO控制模块在上电1s后，以1K的速度向DC_FIFO中发送数据（连续发送1～10240，共10K）；由于DC_FIFO的深度为1024，所以DC_FIFO会产生10次满信号，将满信号输出到ARM中，触发ARM来发出读信号（通过FSMC总线读取，速度较快），用读信号来启动读DC_FIFO控制模块；读DC_FIFO控制模块将数据从DC_FIFO中依次读出（也分10次读出，一次1K，共10K），并传输到ARM中；再由ARM控制，将从DC_FIFO中读出的数据，通过串口发送到串口调试工具上进行显示。

 

代码包、文档、参考资料打包下载：链接: http://pan.baidu.com/s/1dDsutED 密码: 5219