会员
周边
众包
新闻
博问
闪存
所有博客
当前博客
我的博客
我的园子
账号设置
简洁模式
...
退出登录
注册
登录
Pine1
博客园
首页
新随笔
联系
管理
订阅
防止部分Verilog模块被综合,编辑器的指示语句
//synopsys translate_off
要忽略的部分Verilog模块语句
//synopsys translate_on
posted @
2019-09-04 17:09
Pine1
阅读(
535
) 评论(
0
)
编辑
收藏
举报
会员力量,点亮园子希望
刷新页面
返回顶部
公告