SDRAM封装成N个独立的FIFO

经常做多通道的数据通讯，需要用到sdram作为缓存。每次用SDRAM控制器，感觉调试很麻烦。没有使用FIFO方便。今天结合SOPC，自己写了基于avalon总线的master部件。再结合FIFO构成slave部件，终于实现了SDRAM的FIFO的封装。不过带宽还是有损耗。目前测试了2个时钟100MHZ和150MHZ。都稳定可靠。读写带宽是一半的时钟。也就是2个时钟写一个数据。基本达到我的目的了。

    利用我这个代码，还可以连接DDRII等存储器。只配置一下就好。满意！