s5pv210中断体系
摘要:一、什么是中断? 1、中断的发明是用来解决宏观上的并行需要的。宏观就是从整体上来看,并行就是多件事情都完成了。 2、微观上的并行,就是指的真正的并行,就是精确到每一秒甚至每一刻,多个事情都是在同时进行的。宏观上面的并行并不等于围观的并行,有时候宏观上是并行的,微观上 是串行的。 3、为什么需要中断?
阅读全文
I2C总线和S5PV210的I2C总线控制器
摘要:一、什么是I2C通信协议? 1、物理接口:SCL + SDA (1)SCL(serial clock):时钟线,传输CLK信号,一般是I2C主设备向从设备提供时钟的通道。 (2)SDA(serial data): 数据线,通信数据都通过SDA线传输 2、通信特征:串行、同步、非差分、低速率、半双工
阅读全文
S5PV210的电阻触摸屏&ADC控制器
摘要:一、ADC与触摸屏控制器结构框图 1、S5PV210一共支持10路模拟输入,分别为AIN0-AIN9.其中AIN0和AIN1是只做模拟输入的,AIN2-AIN9分别可以支持2个电阻式触摸屏,所以这个就是上个博客中电阻式触摸屏的 第一种接口,将电阻触摸板传感器直接与SoC控制器相连。所以4个模拟输入引
阅读全文
触摸屏基本原理介绍
摘要:一、输入类设备简介 1、IO输入输出,是计算机系统中的一个概念。计算机的主要功能就是从外部获取数据然后进行计算加工得到输出数据并输出给外部(计算机可以看成数据处理器)。计算机和 外部交互就是通过IO。每一台计算机都有个标准输入和标准输出。 2、常见的输入类设备 键盘、鼠标、触摸屏、游戏摇杆、传感器、
阅读全文
S5PV210的LCD控制器详解
摘要:1、FIMD结构框图 (1)Samsung的s5pv210的LCD控制器叫做FIMD(也叫显示控制器)。Display controller(显示控制器)包括用于将图像数据从相机接口控制器的本 地总线或位于系统存储器(例如:显存)中的视频缓冲器传送到外部LCD驱动器接口的逻辑。 LCD驱动接口支持三
阅读全文
LCD如何显示图像
摘要:1、LCD显示主要相关概念 (1)像素(pixel) 整个图像是由一个个的像素组成的,像素就是一个显示点。像素就是组成图像的最基本元素,或者说显示中可以被控制的最小单位,整个图像就是由很多个像素组成的。 像素可以被单独控制,或控制其亮或不亮(单色屏)、或控制其亮度强弱(譬如亮50%,35%,这样叫灰
阅读全文
LCD相关基础知识
摘要:1、什么是LCD? (1)LCD(Liquid Crystal Display)俗称液晶。液晶是一种材料,液晶这种材料具有一种特点:可以在电信号的驱动下液晶分子进行旋转,旋转时会影响透光性, 因此我们可以在整个液晶面板后面用白光照(称为背光),可以通过不同电信号让液晶分子进行选择性的透光,此时在液晶
阅读全文
AD转换
摘要:1、什么是ADC ADC(analog digital converter)就是模拟信号(analog)转换为数字信号(digital)的转换器。 (1)模拟的就是连续的,现实生活当中的时间、电压、高度、温度等都是模拟的(连续分布的, 划分的话可以无限的更小划分)。模拟量反映在数学里面就是无限小数位
阅读全文
SPI通信协议(SPI总线)学习
摘要:1、什么是SPI? SPI是串行外设接口(Serial Peripheral Interface)的缩写。是 Motorola 公司推出的一 种同步串行接口技术,是一种高速的,全双工,同步的通信总线。 2、SPI优点支持全双工通信通信简单数据传输速率块 3、缺点没有指定的流控制,没有应答机制确认是否
阅读全文
通信中的全双工、半双工和单工通信
摘要:今天回顾了一下IIC通信的知识,突然之间对全双工、半双工和单工通信产生了一些小小的疑问? 然后自己去查了查资料,重新认识了他们的定义: 全双工:表示通信双方能够同时的进行发送和接收数据,我之前的理解是:在一根通信线上能够同时的进行发送和接收,后来想了想这明显不对呀? 这不可能。在这里串口UART通信
阅读全文
S5PV210定时器
摘要:在S5PV210内部,一共有4类定时器件。这4类定时器件的功能、特征是不同的。 1、PWM定时器(1)这种是最常用的,平时所说的定时器一般指的是这个。像简单单片机(譬如51单片机)中的定时器也是这类。(2)为什么叫PWM定时器,因为一般SoC中产生PWM信号都是靠这个定时器模块的。2、系统定时器(1
阅读全文
Flash的不同位宽与CPU地址线的接线问题?
摘要:一般Flash都有8、16、32等这些不同的位宽,当然说白了就是Flash的数据线位数。 在Flash与CPU的地址线的连接问题时:不同位宽的有不同的连接方法: 一般是:位宽为8时CPU的ADDR0与Flash的A0相连,其他的按顺序依次往下连接; 位宽为16时CPU的ADDR1与Flash的A0相
阅读全文
FCLK、HCLK、PCLK
摘要:一,PLL S3C2440 CPU主频可达400MHz,开发板上的外接晶振为12M,通过时钟控制逻辑的PLL(phase locked loop,锁相环电路)来倍频这个系统时钟。2440有两个PLL(phase locked loop)一个是MPLL,一个是UPLL。UPLL专用于USB设备,常用频
阅读全文